特許
J-GLOBAL ID：201503020762240657
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2013-187321
公開番号（公開出願番号）：特開2015-056433
出願日： 2013年09月10日
公開日（公表日）： 2015年03月23日
要約：
【課題】半導体装置とその製造方法において、半導体装置の信頼性を向上させること。【解決手段】セル領域Iを備えた半導体基板11の上方に絶縁膜33を形成する工程と、絶縁膜33の上に第1の導電膜36を形成する工程と、第1の導電膜36をパターニングすることにより、セル領域Iの内側に強誘電体キャパシタQの下部電極36aを形成し、セル領域Iの外側にダミーパターン36bを形成する工程と、下部電極36a、ダミーパターン36b、及び絶縁膜33の上に強誘電体膜Qを形成する工程と、強誘電体膜Qの上に第2の導電膜39を形成する工程と、第2の導電膜39をパターニングすることにより、セル領域Iの内側に強誘電体キャパシタQの上部電極39aを形成する工程とを有する半導体装置の製造方法による。【選択図】図33
請求項（抜粋）：
セル領域を備えた半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に第1の導電膜を形成する工程と、
前記第1の導電膜をパターニングすることにより、前記セル領域の内側に強誘電体キャパシタの下部電極を形成し、前記セル領域の外側にダミーパターンを形成する工程と、
前記下部電極、前記ダミーパターン、及び前記絶縁膜の上に強誘電体膜を形成する工程と、
前記強誘電体膜の上に第2の導電膜を形成する工程と、
前記第2の導電膜をパターニングすることにより、前記セル領域の内側に前記強誘電体キャパシタの上部電極を形成する工程と、
を有する半導体装置の製造方法。
IPC (2件)：
H01L 21/824
, H01L 27/105
5F083FR02
, 5F083GA06
, 5F083GA25
, 5F083GA27
, 5F083JA15
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA56
, 5F083PR03
, 5F083PR33
, 5F083ZA28
