特許
J-GLOBAL ID：200903007051074645

半導体記憶装置及びその製造方法

発明者：
小川 久

小川 久 について

, 
森 義弘

森 義弘 について

, 
皷谷 昭彦

皷谷 昭彦 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-203700
公開番号（公開出願番号）：特開2003-100912
出願日： 2002年07月12日
公開日（公表日）： 2003年04月04日
要約：
【要約】【課題】 上部電極を露出させることによる容量絶縁膜の特性の劣化を回避するための半導体記憶装置及びその製造方法を提供する。【解決手段】 半導体記憶装置であるDRAMのメモリセルにおいて、第1層間絶縁膜18の上には、ビット線プラグ20bに接続されるビット線21aと、局所配線21bとが設けられている。そして、上部バリアメタル36の上面と側面,Pt膜35及びBST膜34の側面に亘って、TiAlNからなる接続用導体膜37が設けられている。上部電極35aを構成するPt膜35の上にコンタクトが設けられておらず、接続用導体膜37,ダミー下部電極33b,ダミーセルプラグ30及び局所配線21bによって上部電極35aが上層配線(Cu配線42)に接続されている。Pt膜35が還元性雰囲気にさらされないので、容量絶縁膜34aの特性劣化を防止することができる。
請求項（抜粋）：
半導体基板上の絶縁層の上に設けられ、下部電極,上部電極及び下部電極と上部電極との間に介在する容量絶縁膜から構成される記憶容量部と、上記記憶容量部の上部電極,容量絶縁膜にそれぞれ連続して設けられた容量絶縁膜延長部及び上部電極延長部と、上記上部電極延長部及び上記容量絶縁膜延長部の下方に位置する部分を含むように設けられたダミー導体部材と、上記上部電極延長部及び容量絶縁膜延長部の側面に接し、上記ダミー導体部材に接続される導体部材と、上記ダミー導体部材に電気的に接続される上層配線とを備えている半導体記憶装置。
IPC (3件)：
H01L 21/8242 ,  H01L 27/105 ,  H01L 27/108
FI (2件)：
H01L 27/10 621 Z ,  H01L 27/10 444 B
Fターム (24件)：
5F083AD21 ,  5F083AD48 ,  5F083AD49 ,  5F083AD53 ,  5F083FR02 ,  5F083GA25 ,  5F083GA27 ,  5F083JA13 ,  5F083JA14 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083KA19 ,  5F083LA19 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083PR10 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA28
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM