特許
J-GLOBAL ID:201503096130421385
半導体装置及びその製造方法
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
片山 修平
公報種別:公開公報
出願番号(国際出願番号):特願2013-159703
公開番号(公開出願番号):特開2015-032631
出願日: 2013年07月31日
公開日(公表日): 2015年02月16日
要約:
【課題】信頼性の悪化を抑制することが可能な半導体装置及びその製造方法を提供すること。【解決手段】本発明は、ベース層10(半導体層)上に積層された絶縁膜20上に、窓54を有するレジスト膜56を形成する工程と、窓54内の絶縁膜20をエッチングし、絶縁膜20に、窓54よりも幅が大きく、ベース層10が露出する開口18を形成する工程と、レジスト膜56の窓54を介して絶縁膜20の開口18内に露出したベース層10全面に接して金を含まないコンタクト金属層28を形成する工程と、レジスト膜56の窓54を介して絶縁膜20の開口18内に金を含む電極層32を形成する工程と、を含む半導体装置の製造方法である。【選択図】図2
請求項(抜粋):
半導体層上に積層された絶縁膜上に、窓を有するレジストを形成する工程と、
前記窓内の前記絶縁膜をエッチングし、前記絶縁膜に、前記窓よりも幅が大きく、前記半導体層が露出する開口を形成する工程と、
前記レジストの前記窓を介して前記絶縁膜の前記開口内に露出した前記半導体層全面に接して金を含まない金属層を形成する工程と、
前記レジストの前記窓を介して前記絶縁膜の前記開口内に金を含む電極層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/28
, H01L 21/331
, H01L 29/737
, H01L 29/20
, H01L 21/205
FI (5件):
H01L21/28 L
, H01L29/72 H
, H01L29/20
, H01L21/28 E
, H01L21/205
Fターム (35件):
4M104AA04
, 4M104AA07
, 4M104BB06
, 4M104BB09
, 4M104CC01
, 4M104DD08
, 4M104DD09
, 4M104DD12
, 4M104DD34
, 4M104DD37
, 4M104DD68
, 4M104FF06
, 4M104FF17
, 4M104GG15
, 5F003BA92
, 5F003BB90
, 5F003BC90
, 5F003BE02
, 5F003BE90
, 5F003BF06
, 5F003BG06
, 5F003BH05
, 5F003BH08
, 5F003BM02
, 5F003BP31
, 5F003BP42
, 5F003BP93
, 5F003BP95
, 5F045AA04
, 5F045AB12
, 5F045AB17
, 5F045AC01
, 5F045AC08
, 5F045AC09
, 5F045AC19
引用特許:
前のページに戻る