松本剛史

Matsumoto Takeshi

所属機関・部署：

研究分野 (1件)：電子デバイス、電子機器

研究キーワード (2件)：ハードウェア設計検証・デバッグ支援 , VLSI設計支援工学

論文 (22件)：

松本剛史, 川除佳和, 田中永美, 西村美紀子. CPUにおけるプログラム実行の原理的な理解のための実験教材の開発と実施. 石川工業投稿専門学校紀要. 2018. 50. 13-19
金森美紀子, 松本剛史, 田中永美, 飯田忠夫, 岡野修一. 電子回路工作を苦手とする学生向けの自学自習教材の開発. 石川工業高等専門学校紀要. 2015. 47. 87-93
Kosuke Oshima, Takeshi Matsumoto, Masahiro Fujita. Debugging Methods Through Identification of Appropriate Functions for Internal Gates. VLSI-SOC: AT THE CROSSROADS OF EMERGING TRENDS. 2015. 461. 1-22
Shridhar Choudhary, Amir Masoud Gharehbaghi, Takeshi Matsumotot, Masahiro Fujita. Trace Signal Selection Methods for Post Silicon Debugging. 2015 IFIP/IEEE INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC). 2015. 258-263
Satoshi Jo, Takeshi Matsumoto, Masahiro Fujita. SAT-based automatic rectification and debugging of combinational circuits with lut insertions. IPSJ Transactions on System LSI Design Methodology. 2014. 7. 46-55

講演・口頭発表等 (25件)：

ストリーム化による画像処理の高速化とそのFPGA実装
(平成30年度北陸地区学生による研究発表会 2019)
学生実験用CPU回路のデバッグ支援に関する研究
(平成30年度北陸地区学生による研究発表会 2019)
配線資源量を考慮したブレッドボード回路の自動配線
(平成30年度北陸地区学生による研究発表会 2019)
低学年学生のための回路製作への興味を喚起する「付録付き雑誌」型自学自習教材の開発
(2017年度信州大学実験・実習技術研究会 2018)
ゲートアレイ方式による集積回路のレイアウト設計
(平成29年度北陸地区学生による研究発表会 2018)

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

松本 剛史