特許
J-GLOBAL ID：201603002843778422

縦型電界効果素子の実装を改善するための素子アーキテクチャおよび方法

発明者：
ハリントン、トーマス、イー.

ハリントン、トーマス、イー. について

, 
ヤン、ロバート、クォ-チャン

ヤン、ロバート、クォ-チャン について


出願人/特許権者：
ディー スリー セミコンダクター エルエルシー

ディー スリー セミコンダクター エルエルシー について


代理人 (1件)： 矢口 太郎
公報種別：公表公報
出願番号（国際出願番号）：特願2015-544197
公開番号（公開出願番号）：特表2016-502762
出願日： 2013年11月26日
公開日（公表日）： 2016年01月28日
要約：
【解決手段】 八角形または反転八角形のゲートトレンチと組み合わせて八角形または反転八角形のディープトレンチ超接合部を利用する半導体電界効果素子を開示する。前記電界効果素子は、改善された実装密度、改善された電流密度、および改善されたオン抵抗を達成すると同時に、本来のフォトマスク処理の45°の倍数の角度との適合性を維持し、選択的なエピタキシャル再充填およびゲート酸化の特徴がはっきりとした(010)、(100)、および(110)(ならびにこれらと等価な)シリコン側壁面を有し、改善されたスケーラビリティをもたらす。各側壁面の相対的な長さを変えることにより、追加の処理工程を必要とせずに異なる閾値電圧を有する素子を達成することができる。また、側壁の長さの異なるトレンチ混ぜることによっても、選択的なエピタキシャル再充填時の応力均衡が可能となる。 【選択図】 図1
請求項（抜粋）：
縦型電界効果素子であって、 ドレイン電極を有する半導体基板と、 前記半導体基板に隣接し、第1のセットの頂点を有する第1の八角形の幾何学的形状に結合された第1のセットの側壁面を有する電荷補償ゾーンと、 前記第1の八角形の幾何学的形状と、 ゲート電極およびソース電極によって金属被覆された第1の面と、 前記ソース電極および前記第1の面に接するソース領域と、 前記ソース領域および前記電荷補償ゾーンに隣接し、p+ボディー接触領域に接するボディー領域と、 前記電荷補償ゾーンに隣接し、前記ゲート電極に接するゲートゾーンと、 を有し、 前記ソース領域、前記ボディー領域、および前記第1の面は第2の八角形の幾何学的形状に結合された第2のセットの側壁面を有し、 前記第2の八角形の幾何学的形状は第2のセットの頂点を有し、 前記第1のセットの頂点は45度の第1の倍数を有し、 前記第2のセットの頂点は45度の第2の倍数を有するものである 縦型電界効果素子。
IPC (3件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 21/20
FI (8件)：
H01L29/78 652F ,  H01L29/78 652K ,  H01L29/78 653A ,  H01L29/78 652S ,  H01L29/78 652H ,  H01L29/78 658E ,  H01L29/78 652A ,  H01L21/20
Fターム (5件)：
5F152LL02 ,  5F152LM03 ,  5F152MM04 ,  5F152NN03 ,  5F152NQ03
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM