特許
J-GLOBAL ID:201603003157884123

半導体装置

発明者:
出願人/特許権者:
代理人 (4件): 大岩 増雄 ,  竹中 岑生 ,  村上 啓吾 ,  吉澤 憲治
公報種別:公開公報
出願番号(国際出願番号):特願2014-245488
公開番号(公開出願番号):特開2016-111111
出願日: 2014年12月04日
公開日(公表日): 2016年06月20日
要約:
【課題】簡単なプロセスでダイボンド部のボイドを抑制できる半導体装置を提供する。【解決手段】半導体素子の一面である素子固着面101が基板の一面である基板固着面201にはんだにより固着された半導体装置において、素子固着面と基板固着面との距離が、一方向に漸次増大しているようにした。基板上に、エポキシ樹脂製の突起4(直径0.5mm、高さ0.2mm)を、ディスペンサー供給したのち加熱硬化させて2か所に形成し、距離を増大させる。【選択図】図1
請求項(抜粋):
半導体素子の一面である素子固着面が基板の一面である基板固着面にはんだにより固着された半導体装置において、 前記素子固着面と前記基板固着面との距離が、一方向に漸次増大していることを特徴とする半導体装置。
IPC (1件):
H01L 21/52
FI (1件):
H01L21/52 A
Fターム (9件):
5F047AA03 ,  5F047AB06 ,  5F047BA19 ,  5F047BB03 ,  5F047BB16 ,  5F047BC02 ,  5F047BC09 ,  5F047BC12 ,  5F047BC27
引用特許:
出願人引用 (2件) 審査官引用 (1件)
引用文献:
前のページに戻る