特許
J-GLOBAL ID：201603005001968028

半導体装置及びその製造方法

発明者：
小屋敷 剛

小屋敷 剛 について

, 
澤田 豊治

澤田 豊治 について

, 
齋藤 則章

齋藤 則章 について

, 
原 章雄

原 章雄 について

, 
泉 正陽

泉 正陽 について


出願人/特許権者：
株式会社ソシオネクスト

株式会社ソシオネクスト について


代理人 (1件)： 服部 毅巖
公報種別：特許公報
出願番号（国際出願番号）：特願2012-237735
公開番号（公開出願番号）：特開2014-090008
特許番号：特許第5939129号
出願日： 2012年10月29日
公開日（公表日）： 2014年05月15日
請求項（抜粋）：
【請求項1】 素子領域が形成された半導体基板と、 前記半導体基板上に形成され、前記素子領域を囲う溝と前記素子領域の入出力端子を露出する開口部とが形成された表面保護膜と、を有し、 前記溝は、第1の幅で形成されている領域と、前記第1の幅よりも広い第2の幅で形成されている領域と、を有し、 前記溝は、前記入出力端子間の空き領域に向かって広がるように前記第2の幅で形成されていることを特徴とする半導体装置。
IPC (5件)：
H01L 21/3205 ( 200 6.01) ,  H01L 21/768 ( 200 6.01) ,  H01L 23/522 ( 200 6.01) ,  H01L 21/60 ( 200 6.01) ,  H01L 23/12 ( 200 6.01)
FI (4件)：
H01L 21/88 T ,  H01L 21/88 S ,  H01L 21/92 604 B ,  H01L 23/12 501 P
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM