特許
J-GLOBAL ID：200903010555956046

半導体装置

発明者：
古澤 健志

古澤 健志 について

, 
松本 雅弘

松本 雅弘 について

, 
森本 昇

森本 昇 について

, 
松浦 正純

松浦 正純 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2004-330698
公開番号（公開出願番号）：特開2006-140404
出願日： 2004年11月15日
公開日（公表日）： 2006年06月01日
要約：
【課題】 シールリングまで剥離が進行することを防止して、さらに生産性の優れた半導体装置を提供する。【解決手段】 半導体装置は、銅配線19が内部に形成された低誘電率膜5a〜5cと、低誘電率膜5cの上側に配置された酸化珪素膜6,7aと、酸化珪素膜6,7aの上側に配置された表面保護膜43と、回路形成領域の周りを取り囲むように形成されたシールリング23と、平面視したときにシールリング23の外側に形成された溝部22とを備える。溝部22は、底部が低誘電率膜5cよりも上側に位置するように形成され、底部が、銅配線19の上端よりも低くなるように形成されている。【選択図】 図1
請求項（抜粋）：
基板と、 基板の上側に配置され、第1の銅配線が内部に形成された低誘電率膜と、 前記低誘電率膜の上側に配置された層間絶縁膜と、 前記層間絶縁膜の上側に配置された表面保護膜と、 回路形成領域の周りを取り囲むように形成されたシールリングと、 平面視したときに前記シールリングの外側に形成された凹み部と を備え、 前記層間絶縁膜のうち少なくとも一層は、内部に第2の銅配線を含み、 前記層間絶縁膜および前記表面保護膜のうち少なくとも一層は、前記低誘電率膜よりも大きなヤング率を有し、 前記凹み部は、溝部および切欠き部のうち少なくとも一方を含み、 前記凹み部は、底部が前記低誘電率膜よりも上側に位置するように形成され、 前記凹み部は、前記底部が、最も上側に位置する前記第2の銅配線の上端よりも低くなるように形成された、半導体装置。
IPC (5件)：
H01L 21/320 ,  H01L 23/52 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/301
FI (3件)：
H01L21/88 Z ,  H01L27/04 H ,  H01L21/78 L
Fターム (32件)：
5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033KK32 ,  5F033MM05 ,  5F033MM13 ,  5F033QQ25 ,  5F033RR01 ,  5F033RR04 ,  5F033RR11 ,  5F033RR25 ,  5F033TT02 ,  5F033VV00 ,  5F033XX17 ,  5F033XX18 ,  5F033XX33 ,  5F038BH09 ,  5F038BH20 ,  5F038CA05 ,  5F038CA13 ,  5F038CD18 ,  5F038EZ15 ,  5F038EZ20
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM