特許
J-GLOBAL ID：201603005860209910

半導体装置の製造方法

発明者：
坂口 庄司

坂口 庄司 について

, 
イダユ ソフィヤ

イダユ ソフィヤ について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願2012-236658
公開番号（公開出願番号）：特開2014-086667
特許番号：特許第6020040号
出願日： 2012年10月26日
公開日（公表日）： 2014年05月12日
請求項（抜粋）：
【請求項1】半導体基板の他方の主面の外周部が前記半導体基板の他方の主面の中央部よりも研削によって所定の幅厚い前記半導体基板の一方の主面側にめっき処理によってめっき層を形成する半導体装置の製造方法であって、 前記半導体基板の一方の主面側に第1電極を形成し、前記半導体基板の他方の主面側に第2電極を形成する電極形成工程と、 前記電極形成工程後、前記めっき処理時における前記第2電極への前記めっき層の析出を抑制するための第1フィルムが、前記半導体基板の他方の主面の外周部と前記半導体基板の他方の主面の中央部との段差と、前記半導体基板の他方の主面の外周部のうち前記半導体基板の一方の主面に平行な平坦部とに沿うように、前記第1フィルムを前記半導体基板の他方の主面に貼り付ける第1フィルム貼り付け工程と、 前記第1フィルム貼り付け工程後、前記めっき処理時における前記半導体基板の外周部への前記めっき層の析出を抑制するための第2フィルムの端部が前記平坦部を覆うように、前記第2フィルムを前記半導体基板の外周部に貼り付ける第2フィルム貼り付け工程と、 前記第2フィルム貼り付け工程後、前記めっき処理によって前記半導体基板の一方の主面側に前記第1電極に接する前記めっき層を形成するめっき工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/288 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 29/739 ( 200 6.01) ,  H01L 21/28 ( 200 6.01) ,  H01L 21/02 ( 200 6.01)
FI (6件)：
H01L 21/288 E ,  H01L 29/78 658 F ,  H01L 29/78 652 M ,  H01L 29/78 655 A ,  H01L 21/28 A ,  H01L 21/02 B
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM