特許
J-GLOBAL ID:201603010857148130

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (6件): 原 拓実 ,  野木 新治 ,  高橋 拓也 ,  黒田 久美子 ,  大西 邦幸 ,  石川 隆史
公報種別:公開公報
出願番号(国際出願番号):特願2014-135203
公開番号(公開出願番号):特開2016-015355
出願日: 2014年06月30日
公開日(公表日): 2016年01月28日
要約:
【課題】エッチングによるダメージの低減とエッチング深さ制御が可能な半導体装置の製造方法を提供することである。【解決手段】AlXGa1-XN(0≦X≦1)を含む第1半導体層の表面にマスク層を形成する工程と、前記マスク層に選択的に開口部を形成する工程と、前記開口部に露出した前記第1半導体層にオゾンにより酸化膜を形成する工程と、前記酸化膜を酸により除去する工程と、を備える半導体装置の製造方法。【選択図】図1
請求項(抜粋):
AlXGa1-XN(0≦X≦1)を含む第1半導体層の表面にマスク層を形成する工 程と、 前記マスク層に選択的に開口部を形成する工程と、 前記開口部に露出した前記第1半導体層にオゾンにより酸化膜を形成する工程と、 前記酸化膜を酸により除去する工程と、 を備える半導体装置の製造方法。
IPC (10件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/329 ,  H01L 29/47 ,  H01L 29/872 ,  H01L 29/417
FI (6件):
H01L29/80 H ,  H01L21/28 301B ,  H01L29/58 G ,  H01L29/48 P ,  H01L29/48 D ,  H01L29/50 M
Fターム (43件):
4M104AA04 ,  4M104AA07 ,  4M104BB01 ,  4M104BB36 ,  4M104BB39 ,  4M104CC01 ,  4M104CC03 ,  4M104CC05 ,  4M104DD09 ,  4M104DD15 ,  4M104DD23 ,  4M104DD34 ,  4M104DD35 ,  4M104DD43 ,  4M104FF01 ,  4M104FF04 ,  4M104FF07 ,  4M104FF13 ,  4M104FF27 ,  4M104FF31 ,  4M104GG09 ,  4M104GG18 ,  4M104HH11 ,  4M104HH12 ,  4M104HH15 ,  4M104HH20 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS01 ,  5F102GS04 ,  5F102GT06 ,  5F102GV08 ,  5F102HC15
引用特許:
審査官引用 (3件)
引用文献:
審査官引用 (1件)
  • オゾン酸化を用いたAlGaN/GaNのサブnmステップバイステップエッチング

前のページに戻る