特許
J-GLOBAL ID：201603011050060325
RRAMおよびRRAMに対して情報を格納し検索する方法
発明者：
出願人/特許権者：
代理人 (2件)：
大菅 義之
, 野村 泰久
公報種別：公表公報
出願番号（国際出願番号）：特願2016-506313
公開番号（公開出願番号）：特表2016-522527
出願日： 2014年02月25日
公開日（公表日）： 2016年07月28日
要約：
幾つかの実施形態は、RRAMアレイに対してデータを格納し、検索する方法を含む。アレイは、各メモリビットが少なくとも二つのメモリセルを有する複数のメモリビットに細分される。メモリビットは、メモリビット内の全てのメモリセルの抵抗状態を同時に変化させることによってプログラムされる。メモリビットは、メモリビット内の全てのメモリセルを流れる合計電流を判定することによって読み出される。幾つかの実施形態は、複数のメモリセルを有するRRAMを含む。各メモリセルは、ビット線/ワード線の組み合わせを通じて一意的にアドレス指定される。メモリビットは、互いに結合された複数のメモリセルを含み、各メモリビット内の結合されたメモリセルは、互いに同一の抵抗状態にある。【選択図】図4
請求項（抜粋）：
X個のメモリセルの抵抗性ランダムアクセスメモリアレイに対してデータを格納して検索する方法であって、
前記RRAMアレイがX/Y個のメモリビットしか有しないようにY個のメモリセルを各メモリビットに結合することを含み、各メモリビットの結合された前記メモリセルは、読み出しおよび書き込み動作中に、互いに共通の抵抗状態に維持され、前記メモリビットは、唯一つのメモリセルを有するメモリビットと比較すると、信頼性の向上をもたらす結合されたメモリセルを有する、
ことを特徴とする方法。
IPC (2件)：
FI (6件)：
G11C13/00 400B
, G11C13/00 215
, G11C13/00 230
, G11C13/00 210
, G11C13/00 320
, H01L27/10 448
5F083FZ10
, 5F083GA06
, 5F083GA12
, 5F083JA60
