特許
J-GLOBAL ID：201603011344420141

表示装置

発明者：
木村 肇

木村 肇 について

, 
吉田 泰則

吉田 泰則 について

, 
宍戸 英明

宍戸 英明 について

, 
梅崎 敦司

梅崎 敦司 について

, 
柳澤 真

柳澤 真 について

, 
山崎 舜平

山崎 舜平 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2016-090174
公開番号（公開出願番号）：特開2016-167085
出願日： 2016年04月28日
公開日（公表日）： 2016年09月15日
要約：
【課題】黒を表示しようとしても液晶素子から光が漏れてしまうという課題を低減もしくは克服し、コントラストを向上する表示装置を提供することを課題とする。また、バックライトの点灯状態を画素ごとに制御する機能を有する画素回路を提供することを課題とする。【解決手段】黒の階調を表示するとき、発光素子を消灯することによって、上記課題を解決する。また、画素ごとに発光素子を設け、表示を行う階調に応じて個別に発光素子の点灯、非点灯を制御する機能も画素回路に設ける事によって上記課題を解決する。各画素に対応してバックライトを設けることにより、黒の階調を表現するときに、バックライトとなる発光素子を消灯することができ、液晶素子の光漏れによるコントラストの低下を防ぐことができる。【選択図】図2
請求項（抜粋）：
第1の基板と、 前記第1の基板上方の第1のトランジスタと、 前記第1の基板上方の第2のトランジスタと、 前記第1のトランジスタのソース又はドレインと電気的に接続されている発光素子と、 前記第1のトランジスタ上方及び前記第2のトランジスタ上方の第1の絶縁層と、 前記第1の絶縁層上方の画素電極と、 前記画素電極上方の液晶層と、 前記液晶層上方の第2の基板と、を有し、 前記第2のトランジスタのソース又はドレインは、前記画素電極と電気的に接続され、 前記第1のトランジスタは、第1の半導体層と、第1のゲート電極と、を有し、 前記第2のトランジスタは、第2の半導体層と、第2のゲート電極と、を有し、 前記第1の半導体層は、第2の絶縁層と前記第1のゲート電極との間の領域を有し、 前記第2の半導体層は、前記第2の絶縁層と前記第2のゲート電極との領域を有することを特徴とする表示装置。
IPC (6件)：
G02F 1/136 ,  G02F 1/133 ,  G09F 9/30 ,  G09G 3/36 ,  G09G 3/20 ,  G09G 3/34
FI (9件)：
G02F1/1368 ,  G02F1/13357 ,  G02F1/133 535 ,  G09F9/30 338 ,  G09F9/30 349Z ,  G09G3/36 ,  G09G3/20 611A ,  G09G3/34 J ,  G09G3/20 641C
Fターム (42件)：
2H192AA24 ,  2H192BC31 ,  2H192CB02 ,  2H192CB26 ,  2H192CB44 ,  2H192CB81 ,  2H192GD47 ,  2H192GD61 ,  2H193ZA04 ,  2H193ZG03 ,  2H193ZG14 ,  2H193ZG43 ,  2H193ZG60 ,  2H391AA03 ,  2H391AB04 ,  2H391CA35 ,  2H391CB07 ,  5C006AA16 ,  5C006AF45 ,  5C006BB16 ,  5C006BB29 ,  5C006EA01 ,  5C006FA47 ,  5C006FA54 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD01 ,  5C080DD26 ,  5C080EE29 ,  5C080EE30 ,  5C080FF11 ,  5C080FF12 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ06 ,  5C094AA06 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM