バッチ構成を試験するための方法、装置、およびプログラム

発明者： , ,
出願人/特許権者：
代理人 (3件)：中島淳 , 加藤和詳 , 西元勝一
公報種別：特許公報
出願番号（国際出願番号）：特願2012-028517
公開番号（公開出願番号）：特開2012-168948
特許番号：特許第6096414号
出願日： 2012年02月13日
公開日（公表日）： 2012年09月06日
請求項（抜粋）：

【請求項1】プロセッサを使用して、第1のプロセス制御システムのバッチ構成を通して、実行経路を識別することと、前記実行経路のための試験計画を生成することと、前記試験計画を実行するように前記第1のプロセス制御システムを促進することと、前記試験計画の結果を記録することと、を含む方法であって、前記実行経路を識別することは、初期ノードと各終端ノードとの間の全ての実行経路を識別することと、分岐および収束する実行経路の部分をマージすることと、前記実行経路のそれぞれのための経路記述を作成することとを含む、方法。

IPC (2件)：