特許
J-GLOBAL ID：201703002015575833
メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：特許公報
出願番号（国際出願番号）：特願2013-106495
公開番号（公開出願番号）：特開2014-229325
特許番号：特許第6069705号
出願日： 2013年05月20日
公開日（公表日）： 2014年12月08日
請求項（抜粋）：
【請求項1】第1の抵抗状態又は第2の抵抗状態を有する複数の磁気抵抗素子を用いて3個以上の抵抗状態を有するメモリ素子と、
前記メモリ素子内の前記複数の磁気抵抗素子のうちの1個の第1の磁気抵抗素子を前記第1の抵抗状態に書き換える前と書き換えた後の前記メモリ素子の抵抗状態を比較し、その比較の結果に応じて、前記メモリ素子の抵抗状態を判定する比較判定回路とを有し、
前記比較判定回路は、
前記書き換える前と前記書き換えた後の前記メモリ素子の抵抗状態が異なる抵抗状態である場合には、前記書き換えた後の前記メモリ素子の抵抗値と第1の抵抗値とを比較し、その比較の結果に応じて、前記メモリ素子の抵抗状態を判定し、
前記書き換える前と前記書き換えた後の前記メモリ素子の抵抗状態が同じ抵抗状態である場合には、前記書き換えた後の前記メモリ素子の抵抗値と第2の抵抗値とを比較し、その比較の結果に応じて、前記メモリ素子の抵抗状態を判定することを特徴とするメモリ装置。
IPC (1件)：
FI (2件)：
G11C 11/15 150
, G11C 11/15 140
