特許
J-GLOBAL ID:201703002492725375
電源回路
発明者:
出願人/特許権者:
代理人 (1件):
長尾 常明
公報種別:公開公報
出願番号(国際出願番号):特願2016-062419
公開番号(公開出願番号):特開2017-174336
出願日: 2016年03月25日
公開日(公表日): 2017年09月28日
要約:
【課題】VDD電圧が低いときであってもそのVDD電圧に応じた電圧を出力することができ、また分圧抵抗やコンパレータ、基板電位発生回路等が必要なく小さな面積で実現でき、さらに高い発振耐性をもつ電源回路を提供する。【解決手段】電源電圧が低く第1降圧回路12のトランジスタMP2が線形動作しているとき、線形動作検出回路14がこれを検出して電圧制御回路15によって第2降圧回路13を動作させて、VREG=VDDを出力する。トランジスタMP2が線形動作から飽和動作に遷移すると、第2降圧回路13が動作を停止し、ツェナーダイオードZD1のツェナー電圧VZD1に対応した電圧が出力電圧VREGとして出力する。【選択図】図1
請求項(抜粋):
第1電源端子にソースが接続された第1導電型の第2トランジスタ、前記第1電源端子にドレインが接続され前記第1導電型の第2のトランジスタのドレインがゲートに接続されソースが出力端子に接続された第2導電型の第1トランジスタ、及び前記第2導電型の第1トランジスタのゲートと前記第1導電型の第2トランジスタのドレインの共通接続点と第2電源端子との間に接続されたツェナーダイオードを有する第1降圧回路と、
前記第1電源端子にソースが接続されドレインが前記出力端子に接続された第1導電型の第3トランジスタ、及び前記第1電源端子と前記第1導電型の第3トランジスタのゲートとの間に接続された第2電流源を有する第2降圧回路と、
前記第1電源端子の電圧が低いときに前記第1導電型の第2トランジスタが線形動作することを検出する線形動作検出回路と、
該線形動作検出回路が前記第1導電型の第2トランジスタの線形動作を検出したとき前記第1導電型の前記第3トランジスタをONさせ、前記第1導電型の第2トランジスタの線形動作を検出しないとき前記第1導電型の前記第3トランジスタをOFFさせる電圧制御回路と、
を備えることを特徴とする電源回路。
IPC (1件):
FI (3件):
G05F1/56 310N
, G05F1/56 310K
, G05F1/56 310V
Fターム (12件):
5H430BB01
, 5H430BB05
, 5H430BB09
, 5H430BB11
, 5H430EE06
, 5H430EE09
, 5H430FF04
, 5H430FF13
, 5H430GG02
, 5H430HH03
, 5H430JJ04
, 5H430JJ07
引用特許: