特許
J-GLOBAL ID：201203000831786036

レギュレータ回路

発明者：
野谷 宏美

野谷 宏美 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  酒井 將行 ,  荒川 伸夫 ,  佐々木 眞人
公報種別：公開公報
出願番号（国際出願番号）：特願2010-140449
公開番号（公開出願番号）：特開2012-003678
出願日： 2010年06月21日
公開日（公表日）： 2012年01月05日
要約：
【課題】出力トランジスタの電流供給能力を向上するとともに安定に内部電源電圧を生成することができ、電源電圧の低電圧化に対応可能なレギュレータ回路を提供する。【解決手段】レギュレータ回路104は、外部電源電圧VCCが供給され、内部回路30に降圧した電圧を供給するための出力トランジスタ20と、出力トランジスタ20のゲートに印加されるゲート電位VGを出力する差動増幅器22と、基準電圧VREFを差動増幅器22に供給する基準電圧発生回路24と、出力トランジスタ20をオフさせて内部回路30への電源供給を停止させるための遮断トランジスタ12とを備える。出力トランジスタ20は、しきい値電圧が負電圧のデプレッション型のNMOSトランジスタで構成されている。レギュレータ回路104は、デプレッション型のNMOSトランジスタの基板電位を制御するための基板電位制御手段をさらに備える。【選択図】図3
請求項（抜粋）：
入力端子から供給される電源電圧を変換して出力端子に出力するレギュレータ回路であって、 前記入力端子と前記出力端子との間に接続されるデプレッション型のNMOSトランジスタと、 前記出力端子の出力電圧と所定の基準電圧とを比較し、その比較結果に応じて、前記出力電圧と前記基準電圧とが一致するように、前記デプレッション型のNMOSトランジスタのゲート電位を制御する制御回路と、 前記制御回路の出力信号に従って前記デプレッション型のNMOSトランジスタがオン/オフされるとともに、前記デプレッション型のNMOSトランジスタがオン状態にされたときに所望の電流量を前記出力端子に供給するように、前記デプレッション型のNMOSトランジスタの基板電位を制御するための基板電位制御手段とを備える、レギュレータ回路。
IPC (1件)：
G05F 1/56
FI (1件)：
G05F1/56 310C
Fターム (8件)：
5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE04 ,  5H430EE17 ,  5H430FF13 ,  5H430GG08 ,  5H430HH03
引用特許：
審査官引用 (19件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願2008-114931   出願人：株式会社日立超エル・エス・アイ・システムズ
  • 電源電圧降下回路
    公報種別：公開公報   出願番号：特願平4-170730   出願人：シャープ株式会社
  • 低飽和レギュレータ回路
    公報種別：公開公報   出願番号：特願2007-028487   出願人：日本電信電話株式会社
全件表示

前のページに戻る

TOP

BOTTOM