特許
J-GLOBAL ID：201703005655601848
チップ抵抗器およびその製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
平木 祐輔
, 渡辺 敏章
, 今村 健一
公報種別：公開公報
出願番号（国際出願番号）：特願2016-013252
公開番号（公開出願番号）：特開2017-135234
出願日： 2016年01月27日
公開日（公表日）： 2017年08月03日
要約：
【課題】チップ抵抗器における抵抗値の経時変化を抑制する技術を提供する。【解決手段】絶縁性の基板と、前記基板上に形成された薄膜抵抗体と、前記薄膜抵抗体と接続された一対の電極と、少なくとも、前記一対の電極間における前記薄膜抵抗体を覆う保護膜と、を備え、前記保護膜は、前記薄膜抵抗体に接する窒化シリコンからなる第1の保護膜と、前記第1の保護膜に接する酸化シリコンからなる第2の保護膜と、を含む、薄膜チップ抵抗器。【選択図】図3
請求項（抜粋）：
絶縁性の基板と、
前記基板上に形成された薄膜抵抗体と、
前記薄膜抵抗体と接続された一対の電極と、
少なくとも、前記一対の電極間における前記薄膜抵抗体を覆う保護膜と、を備え、
前記保護膜は、前記薄膜抵抗体に接する窒化シリコンからなる第1の保護膜と、前記第1の保護膜に接する酸化シリコンからなる第2の保護膜と、を含む、
薄膜チップ抵抗器。
IPC (3件)：
H01C 1/032
, H01C 17/00
, H01C 7/00
H01C1/032
, H01C17/00 100
, H01C7/00 110
5E028BA03
, 5E028BB01
, 5E028CA02
, 5E028EA01
, 5E028EB01
, 5E028EB04
, 5E032BA03
, 5E032BB01
, 5E032CA02
, 5E032CC16
, 5E032DA01
, 5E032TA13
, 5E032TB02
, 5E033AA01
, 5E033BC01
, 5E033BD02
, 5E033BE02
, 5E033BH01
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
