特許
J-GLOBAL ID：201703007157201886
ハイブリッドメモリキューブリンクを用いる相互接続システムおよび方法
発明者：
出願人/特許権者：
代理人 (2件)：
大菅 義之
, 野村 泰久
公報種別：公表公報
出願番号（国際出願番号）：特願2016-566810
公開番号（公開出願番号）：特表2017-517807
出願日： 2015年05月01日
公開日（公表日）： 2017年06月29日
要約：
システムオンチップ(SoC)デバイスは、ローカルメモリパケットおよびシステム相互接続パケットを伝送するための二つのパケット化メモリバスを含む。データ処理システムのin situ構成においては、二つ以上のSoCが一つ以上のハイブリッドメモリキューブ(HMC)と結合される。メモリパケットは、所定のSoCのメモリドメイン内のローカルHMCとの通信を可能とする。システム相互接続パケットは、SoC間の通信とメモリドメイン間の通信を可能とする。専用ルーティング構成においては、システム内の各SoCは、ローカルHMCをアドレス指定するためのそれ自体のメモリドメインと、HMCハブをアドレス指定するための個別のシステム相互接続ドメインと、HMCメモリデバイス、またはシステム相互接続ドメイン内に接続された他のSoCデバイスと、を有する。【選択図】図5
請求項（抜粋）：
第一のパケット化メモリリンクにおける第一のパケット要求を発生させるように構成されるデータリクエスタエンドポイントと、
第二のパケット化メモリリンクにおける前記データ取扱エンドポイントに対する第二のパケット要求を解釈することと、
前記第二のパケット要求に応じて、前記第二のパケット化メモリリンクにわたって双方向にデータを伝送することと、
のために構成されたデータ取扱エンドポイントと、
を含み、
前記第一のパケット化メモリリンクおよび前記第二のパケット化メモリリンクは、分離されているが、同一の種類のリンクプロトコルと、同一の種類の物理インターフェイスとを含む、
データ取扱デバイス。
IPC (3件)：
G06F 12/00
, G06F 13/16
, G06F 15/173
G06F12/00 560A
, G06F13/16 520B
, G06F15/173 665Y
5B045DD01
, 5B060KA01
, 5B060KA06
, 5B060MB04
