特許
J-GLOBAL ID:201703010990671226
半導体装置の作製方法
発明者:
,
,
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2016-042101
公開番号(公開出願番号):特開2016-136635
特許番号:特許第6043451号
出願日: 2016年03月04日
公開日(公表日): 2016年07月28日
請求項(抜粋):
【請求項1】 半導体装置の作製方法であって、
絶縁表面を有する基板上に第1の導電膜を形成し、
前記第1の導電膜をエッチングして、第1の導電層と第2の導電層とを形成し、
前記第1の導電層上及び前記第2の導電層上に、第1の絶縁膜を形成し、
前記第1の絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上に第2の導電膜を形成し、
前記第2の導電膜上に複数の第1のマスクを形成し、
前記複数の第1のマスクを用いて、前記酸化物半導体膜及び前記第2の導電膜をエッチングして、前記第1の導電層と重なる領域を有する第1の酸化物半導体層、前記第1の酸化物半導体層上の第3の導電層、前記第2の導電層と重なる領域を有する第2の酸化物半導体層、及び前記第2の酸化物半導体層上の第4の導電層を形成し、
前記複数の第1のマスクをアッシングして、複数の第2のマスクを形成し、
前記複数の第2のマスクを用いて、前記第3の導電層及び前記第4の導電層をエッチングして、前記第1の酸化物半導体層上の第5の導電層及び前記第2の酸化物半導体層上の第6の導電層を形成し、
前記複数の第2のマスクを除去し、
前記第5の導電層上及び前記第6の導電層上に第2の絶縁膜を形成し、
前記第2の絶縁膜に第1の開口及び第2の開口を形成し、
前記第2の絶縁膜上に透明導電膜を形成し、
前記透明導電膜をエッチングして、第1の透明導電層及び第2の透明導電層を形成し、
前記複数の第1のマスクは、多階調マスクを用いて形成され、
前記第1の導電層は、ゲート電極層としての機能を有し、
前記第5の導電層は、ソース電極層又はドレイン電極層としての機能を有し、
前記第1の透明導電層は、画素電極としての機能を有し、
前記第1の透明導電層は、前記第1の開口を介して前記第5の導電層と電気的に接続され、
前記第2の透明導電層は、前記第2の開口を介して前記第6の導電層と電気的に接続され、
前記半導体装置の端子部は、前記第2の導電層、前記第2の酸化物半導体層、前記第6の導電層、及び前記第2の透明導電層を有することを特徴とする半導体装置の作製方法。
IPC (4件):
H01L 21/336 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, G09F 9/00 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
FI (6件):
H01L 29/78 627 C
, H01L 29/78 616 K
, H01L 29/78 617 V
, G09F 9/00 338
, H01L 21/28 E
, H01L 21/28 301 B
引用特許: