半導体装置

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2016-216884
公開番号（公開出願番号）：特開2017-028327
出願日： 2016年11月07日
公開日（公表日）： 2017年02月02日
要約：

【課題】半導体記憶装置において誤動作が生じる蓋然性を低減する。【解決手段】積層配置されるメモリセルアレイ(例えば、酸化物半導体材料を用いて構成されているトランジスタを含むメモリセルアレイ)と周辺回路(例えば、半導体基板を用いて構成されているトランジスタを含む周辺回路)の間に遮蔽層を配置する。これにより、当該メモリセルアレイと当該周辺回路の間に生じる放射ノイズを遮蔽することが可能となる。よって、半導体記憶装置において誤動作が生じる蓋然性を低減することが可能となる。【選択図】図1

請求項（抜粋）：

複数のメモリセルを有するメモリセルアレイと、前記メモリセルアレイの下方に位置する導電層と、前記導電層を介して前記メモリセルアレイの下方に位置し、前記メモリセルアレイと電気的に接続された周辺回路と、を有し、前記複数のメモリセルの各々は、酸化物半導体を有するトランジスタを有し、前記導電層は、前記メモリセルアレイの全領域と重なる領域を有することを特徴とする半導体装置。

IPC (7件)：

H01L 21/824 , H01L 27/108 , H01L 29/786 , H01L 21/823 , H01L 27/06 , H01L 27/08 , H01L 27/088

FI (12件)：

H01L27/10 671C , H01L27/10 621C , H01L27/10 621Z , H01L27/10 651 , H01L27/10 671Z , H01L29/78 618B , H01L29/78 613Z , H01L29/78 613B , H01L27/06 102A , H01L27/08 331E , H01L27/08 102H , H01L27/08 102E

Fターム (134件)：

5F048AA01 , 5F048AB01 , 5F048AC01 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA15 , 5F048BA16 , 5F048BB03 , 5F048BB06 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BB13 , 5F048BC06 , 5F048BC18 , 5F048BD10 , 5F048BF02 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BF12 , 5F048BF15 , 5F048BG12 , 5F048BG13 , 5F048CB01 , 5F048CB02 , 5F048CB03 , 5F048CB04 , 5F048DA23 , 5F083AD01 , 5F083AD02 , 5F083AD21 , 5F083AD24 , 5F083AD49 , 5F083AD60 , 5F083GA05 , 5F083GA10 , 5F083GA13 , 5F083HA02 , 5F083JA02 , 5F083JA03 , 5F083JA04 , 5F083JA05 , 5F083JA19 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA44 , 5F083JA58 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083PR22 , 5F083PR33 , 5F083PR34 , 5F083PR40 , 5F110AA04 , 5F110BB05 , 5F110BB11 , 5F110CC01 , 5F110CC02 , 5F110CC07 , 5F110CC08 , 5F110DD01 , 5F110DD05 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE09 , 5F110EE11 , 5F110EE14 , 5F110EE15 , 5F110EE31 , 5F110EE36 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF04 , 5F110FF09 , 5F110FF22 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110FF36 , 5F110GG01 , 5F110GG12 , 5F110GG13 , 5F110GG15 , 5F110GG17 , 5F110GG25 , 5F110GG35 , 5F110GG42 , 5F110GG43 , 5F110GG45 , 5F110GG57 , 5F110GG58 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HK32 , 5F110HK33 , 5F110HK34 , 5F110HL05 , 5F110HL11 , 5F110HL23 , 5F110HL24 , 5F110HM13 , 5F110HM15 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN62 , 5F110NN65 , 5F110NN66 , 5F110NN72 , 5F110NN74 , 5F110NN78 , 5F110QQ06 , 5F110QQ19

引用特許：

審査官引用 (6件)

半導体装置
公報種別：公開公報出願番号：特願2010-284420 出願人：株式会社半導体エネルギー研究所
クロスポイント型強誘電体メモリ
公報種別：公開公報出願番号：特願2003-369074 出願人：セイコーエプソン株式会社
特開平4-176162

全件表示

前のページに戻る