特許

J-GLOBAL ID：201703016154956605

半導体装置

発明者： 小山 潤 ,  田辺 融
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2017-044508
公開番号（公開出願番号）：特開2017-152701
出願日： 2017年03月09日
公開日（公表日）： 2017年08月31日
要約：

【課題】信号線駆動回路が有するスイッチ回路を画素部と同じ基板上に配置する構成において、スイッチ回路を構成するトランジスタサイズを縮小し、データを供給することによる信号線の充放電を行う際の回路内の負荷を削減する半導体装置を提供する。【解決手段】半導体装置は、映像信号が入力される画素部と、映像信号の画素部への出力を制御するためのスイッチ回路部を有する信号線駆動回路を備える。スイッチ回路部は、絶縁基板上において、電界効果移動度が少なくとも80cm2/Vs以上であるトランジスタを有する。トランジスタは、酸化物半導体層103a、103b、103cを有し、下地絶縁層101と、下地絶縁層101に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁層102の上に形成される。【選択図】図6

請求項（抜粋）：

第1の絶縁層と、 前記第1の絶縁層に埋め込まれた第2の絶縁層と、 前記第1の絶縁層及び前記第2の絶縁層上に設けられた酸化物半導体層と、 前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極とを有し、 前記酸化物半導体層は、前記ソース電極と接する第1の領域と、前記ドレイン電極と接する第2の領域と、チャネル形成領域とを有し、 前記第1の領域の少なくとも一部は、前記第2の絶縁層と接し、 前記第2の領域の少なくとも一部は、前記第2の絶縁層と接し、 前記チャネル形成領域は、前記第1の絶縁層と接し、 前記第2の絶縁層は、酸化アルミニウムを有する半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G09F 9/30

FI (3件)：

H01L29/78 626C ,  G09F9/30 338 ,  H01L29/78 618B

Fターム (95件)：

5C094AA21 ,  5C094BA03 ,  5C094BA43 ,  5C094DA13 ,  5C094FB14 ,  5C094HA08 ,  5F110AA01 ,  5F110AA02 ,  5F110AA06 ,  5F110AA14 ,  5F110AA28 ,  5F110AA30 ,  5F110BB02 ,  5F110CC02 ,  5F110CC03 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD06 ,  5F110DD07 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110DD21 ,  5F110DD25 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE11 ,  5F110EE14 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF30 ,  5F110FF36 ,  5F110GG01 ,  5F110GG06 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG16 ,  5F110GG17 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG42 ,  5F110GG43 ,  5F110GG45 ,  5F110GG58 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK17 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HM02 ,  5F110HM14 ,  5F110NN03 ,  5F110NN05 ,  5F110NN16 ,  5F110NN22 ,  5F110NN24 ,  5F110NN28 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN40 ,  5F110NN71 ,  5F110PP03 ,  5F110PP06 ,  5F110PP10 ,  5F110PP13 ,  5F110QQ09 ,  5F110QQ19

引用特許：

審査官引用 (5件)

• ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2004-320243   出願人：三星電子株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2010-048612   出願人：株式会社半導体エネルギー研究所
• 低減された接合容量を有するSOIデバイス
  公報種別：公表公報   出願番号：特願2003-502895   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置の作製方法
  公報種別：公開公報   出願番号：特願2005-144475   出願人：株式会社半導体エネルギー研究所
• 半導体装置及びその作製方法
  公報種別：公開公報   出願番号：特願2008-073142   出願人：株式会社半導体エネルギー研究所