特許
J-GLOBAL ID：201703018707039030
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (6件)：
蔵田 昌俊
, 野河 信久
, 峰 隆司
, 河野 直樹
, 井上 正
, 鵜飼 健
公報種別：特許公報
出願番号（国際出願番号）：特願2015-553271
特許番号：特許第6100401号
出願日： 2013年12月18日
請求項（抜粋）：
【請求項1】 複数のメモリセルの集合であるページ単位でデータが書き込まれる半導体記憶装置であって、
複数の第1メモリセルの集合である第1ページと、
複数の第2メモリセルの集合である第2ページと、
複数の第3メモリセルの集合である第3ページと、
前記第1乃至第3メモリセルのゲートに電圧を印加するロウデコーダと
を備え、データの書き込み時において、前記第1ページにデータが書き込まれ、その後前記第2ページ及び第3ページに互いに異なるタイミングでデータが書き込まれ、前記データの書き込み動作は、プログラム動作とプログラムベリファイ動作とを含み、
前記ロウデコーダは、前記第1ページに対するプログラムベリファイ動作時において、前記第1メモリセルのゲートに第1ベリファイ電圧を印加し、
前記第2ページに対するプログラムベリファイ動作時において、前記第2メモリセルのゲートに、前記第1ベリファイ電圧と異なる第2ベリファイ電圧を印加し、
前記第3ページに対するプログラムベリファイ動作時において、前記第3メモリセルのゲートに、前記第1及び第2ベリファイ電圧と異なる第3ベリファイ電圧を印加し、
前記第2ベリファイ電圧は、前記第1ベリファイ電圧に対して、少なくとも第1係数だけシフトされた値であり、
前記第3ベリファイ電圧は、前記第1ベリファイ電圧に対して、少なくとも前記第1係数と異なる第2係数だけシフトされた値である
ことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 16/02 ( 200 6.01)
, G11C 16/04 ( 200 6.01)
, G11C 16/06 ( 200 6.01)
G11C 17/00 611 A
, G11C 17/00 611 F
, G11C 17/00 622 E
, G11C 17/00 633 C
