特許
J-GLOBAL ID：200903000503813560

非揮発性メモリの可変プログラミング

発明者：
チェン、ジアン

チェン、ジアン について

, 
ワン、チ-ミン

ワン、チ-ミン について


出願人/特許権者：
サンディスク コーポレイション

サンディスク コーポレイション について


代理人 (1件)： 特許業務法人快友国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2007-507348
公開番号（公開出願番号）：特表2007-533055
出願日： 2005年03月23日
公開日（公表日）： 2007年11月15日
要約：
システムと方法は、様々な実施形態に従って非揮発性半導体メモリのプログラム妨害を抑制することを提供する。一実施形態では、NANDストリングの最後のワードラインに接続されているもの等のような選択メモリセルが、他のセル又はワードラインをプログラムするために利用される対応レベルと異なる一又は複数のプログラムベリファイレベル又は電圧を利用してプログラムされる。一実施形態は、プログラムオペレーションの間にストリングのためにプログラムされるべき最後のワードラインをプログラミングする際に、選択シジカル状態のためにより低い閾電圧ベリファイレベルを利用することを含む。他の実施形態は、選択シジカル状態に最後のワードラインのメモリセルをプログラムするために、より低いプログラム電圧を供給することを含む。いくつかの実施例においてより低いベリファイレベルを利用してプログラムされた状態を読み込むために、追加の読み込みレベルが設けられる。一実施形態では、NANDストリングのためにプログラムされるべき最後のワードラインのような選択メモリセル又はワードラインをプログラミングする際に、通常のステップサイズより大きい第2プログラム電圧ステップサイズが利用される。
請求項（抜粋）：
非揮発性メモリをプログラミングする方法であり、 第1セットの一又は複数の非揮発性記憶要素を第1シジカル状態にプログラミングすること、及び 第2セットの一又は複数の非揮発性記憶要素を前記第1シジカル状態にプログラミングすることを備え、 前記第1シジカル状態は、前記第1セットの一又は複数の非揮発性記憶要素のためのミニマム電圧より低い、前記第2セットの一又は複数の非揮発性記憶要素のためのミニマム電圧を含むことを特徴とする方法。
IPC (6件)：
G11C 16/02 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04
FI (7件)：
G11C17/00 611F ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 611E ,  G11C17/00 611A ,  G11C17/00 622E ,  G11C17/00 641
Fターム (36件)：
5B125BA02 ,  5B125BA19 ,  5B125CA19 ,  5B125DB08 ,  5B125DB12 ,  5B125DB19 ,  5B125DE20 ,  5B125EA05 ,  5B125EK08 ,  5B125FA01 ,  5B125FA05 ,  5B125FA07 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER05 ,  5F083ER19 ,  5F083ER27 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083ZA21 ,  5F101BA01 ,  5F101BB05 ,  5F101BC02 ,  5F101BD02 ,  5F101BD22 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM