文献
J-GLOBAL ID:201802278626331918   整理番号:18A0116316

オンチップアンテナアレイとパルス遅延較正を内蔵したミリ波イメージングアプリケーション用CMOSブロードバンドトランシーバ

A CMOS Broadband Transceiver with On-Chip Antenna Array and Built-In Pulse-Delay Calibration for Millimeter-Wave Imaging Applications
著者 (3件):
資料名:
巻: E100.C  号: 12  ページ: 1078-1086(J-STAGE)  発行年: 2017年 
JST資料番号: U0468A  ISSN: 1745-1353  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ミリ波アクティブイメージングのためのデジタルビーム成形機能を備えた完全に集積されたCMOSパルストランシーバを提示した。トランシーバのオンチップパルス送信器は,8個のパルス送信器に接続された8素子アンテナアレイと,内蔵相対パルス遅延較正システムとを含む。受信機は,アンテナと一体化されたFET直接電力検出回路を用いて,非コヒーレント検出方式を採用した。受信機ダイポールパッチアンテナは送信機アンテナから構成し,ダイポールの2つのアームを短絡することによってオンチップDCバイアステールで修正した。DCバイアステールを備えた受信アンテナの帯域幅は,シミュレーションで50.4GHzを達成し,送信アンテナの帯域幅をカバーするように設計した。レシーバ・アンテナの出力は,抵抗性自己ミキサと,それに続くオンチップ・ローパス・フィルタと,次の増幅段に接続した。組み込みの相対パルス遅延較正システムは,撮像対象に向かうビームステアリングを制御する目的で,各送信器アレイ要素のパルス遅延を整列させるために使用した。トランスミッタとレシーバの両方のチップは,65nmのCMOS技術プロセスで製造した。全てのTxのパルスを相対的に整列させた後の受信機の測定されたパルス波形は,RxとTxとの間に25mmの距離で0.91mV(ピークピーク)および3nsの持続時間であった。ビームステアリング角度は,アンテナ素子のデジタル遅延コードを変更することによって測定した。実験結果は,提案したオンチップトランシーバが,デジタル送信パルス較正,能動イメージングアプリケーションのためのビームステッピング制御,およびパルス検出の能力を有することを示した。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
マイクロ波・ミリ波通信  ,  移動通信 
引用文献 (27件):

前のページに戻る