特許
J-GLOBAL ID：201803000986309808
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2016-217291
公開番号（公開出願番号）：特開2018-078146
出願日： 2016年11月07日
公開日（公表日）： 2018年05月17日
要約：
【課題】性能の高い半導体装置を提供すること。【解決手段】基板10上に設けられたグラフェン層12と、前記グラフェン層上に設けられたソース電極24およびドレイン電極26と、前記グラフェン層上に設けられたゲート絶縁膜14と、前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜上に設けられた第1ゲート電極20および第2ゲート電極22と、を具備し、前記第1ゲート電極は前記ソース電極と前記ドレイン電極との間の前記ソース電極側に設けられ、前記第2ゲート電極は前記ソース電極と前記ドレイン電極との間の前記ドレイン電極側に設けられ、前記第2ゲート電極のゲート長Lg2は前記第1ゲート電極のゲート長Lg1より小さい半導体装置。【選択図】図1
請求項（抜粋）：
基板上に設けられたグラフェン層と、
前記グラフェン層上に設けられたソース電極およびドレイン電極と、
前記グラフェン層上に設けられたゲート絶縁膜と、
前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜上に設けられた第1ゲート電極および第2ゲート電極と、
を具備し、
前記第1ゲート電極は前記ソース電極と前記ドレイン電極との間の前記ソース電極側に設けられ、前記第2ゲート電極は前記ソース電極と前記ドレイン電極との間の前記ドレイン電極側に設けられ、
前記第2ゲート電極のゲート長は前記第1ゲート電極のゲート長より小さい半導体装置。
IPC (5件)：
H01L 21/336
, H01L 29/78
, H01L 51/05
, H01L 51/30
, H01L 51/40
H01L29/78 301B
, H01L29/78 301G
, H01L29/28 100A
, H01L29/28 250E
, H01L29/28 310E
5F140BA01
, 5F140BA02
, 5F140BC11
, 5F140BD01
, 5F140BD11
, 5F140BE09
, 5F140BE10
, 5F140BF07
, 5F140BF11
, 5F140BF15
, 5F140BF46
, 5F140BG27
, 5F140BJ01
, 5F140BJ05
, 5F140BK29
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
