特許
J-GLOBAL ID：201803001390589621

半導体装置

発明者：
舘野 泰範

舘野 泰範 について

, 
上野 昌紀

上野 昌紀 について

, 
岡田 政也

岡田 政也 について

, 
三橋 史典

三橋 史典 について

, 
末光 眞希

末光 眞希 について

, 
吹留 博一

吹留 博一 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について

, 
国立大学法人東北大学

国立大学法人東北大学 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2016-242417
公開番号（公開出願番号）：特開2018-098384
出願日： 2016年12月14日
公開日（公表日）： 2018年06月21日
要約：
【課題】性能の高い半導体装置を提供すること。【解決手段】基板10上に設けられたグラフェン層12と、前記グラフェン層上に設けられたソース電極24およびドレイン電極26と、前記グラフェン層上に設けられたゲート絶縁膜14と、前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜上に設けられた第1ゲート電極20と、前記第1ゲート電極と前記ドレイン電極との間であり、かつ前記基板内に設けられた第2ゲート電極22と、を具備する半導体装置。【選択図】図1
請求項（抜粋）：
基板上に設けられたグラフェン層と、 前記グラフェン層上に設けられたソース電極およびドレイン電極と、 前記グラフェン層上に設けられたゲート絶縁膜と、 前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜上に設けられた第1ゲート電極と、 前記第1ゲート電極と前記ドレイン電極との間であり、かつ前記基板内に設けられた第2ゲート電極と、 を具備する半導体装置。
IPC (4件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 51/05 ,  H01L 51/30
FI (5件)：
H01L29/78 617N ,  H01L29/78 618B ,  H01L29/78 626C ,  H01L29/28 100A ,  H01L29/28 250E
Fターム (26件)：
5F110AA01 ,  5F110DD01 ,  5F110DD05 ,  5F110DD21 ,  5F110EE02 ,  5F110EE04 ,  5F110EE14 ,  5F110EE15 ,  5F110EE28 ,  5F110EE30 ,  5F110EE43 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF22 ,  5F110FF27 ,  5F110FF29 ,  5F110GG01 ,  5F110GG25 ,  5F110GG28 ,  5F110GG41 ,  5F110GG44 ,  5F110HK02 ,  5F110HK32 ,  5F110HM12 ,  5F110QQ14
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM