特許

J-GLOBAL ID：201803001781470980

半導体装置及び半導体装置の製造方法

発明者： 渡部 平司 ,  志村 考功 ,  細井 卓治 ,  辻 英徳 ,  寺尾 豊 ,  染谷 満
出願人/特許権者： 国立大学法人大阪大学 ,  富士電機株式会社 ,  国立研究開発法人産業技術総合研究所
代理人 (1件)： 鈴木 壯兵衞
公報種別：公開公報
出願番号（国際出願番号）：特願2017-037034
公開番号（公開出願番号）：特開2018-142657
出願日： 2017年02月28日
公開日（公表日）： 2018年09月13日
要約：

【課題】p型のSiC基板の上面上に設けられた熱酸化膜における、p型の高濃度半導体領域上の部分の局所的な荒れの低減と界面準位密度の低減とを両立できる。【解決手段】半導体装置の製造方法は、p型の炭化珪素の半導体基板の上部にいずれもn型の第1主電極領域2及び第2主電極領域3を互いに離間して形成する工程と、半導体基板の上部に、1.0×1019cm-3以上の高濃度のp型の半導体領域を形成する工程と、半導体基板とゲート絶縁膜5との境界における炭素濃度が、半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面における窒素濃度が1.0×1016cm-3未満であるように、半導体基板への窒素の添加を抑制しつつ、半導体基板の上部で第1主電極領域2と第2主電極領域3との間にゲート絶縁膜5を形成する工程と、ゲート絶縁膜5の上に、ゲート電極6を設ける工程と、を含む。【選択図】図2

請求項（抜粋）：

p型の炭化珪素の半導体基板の上部に、いずれもn型の第1主電極領域及び第2主電極領域を互いに離間して形成する工程と、 前記半導体基板の上部に、1.0×1019cm-3以上の高濃度のp型の半導体領域を形成する工程と、 前記半導体基板とゲート絶縁膜との境界における炭素濃度が、前記半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面における窒素濃度が、1.0×1016cm-3未満であるように、前記半導体基板への窒素の添加を抑制しつつ、前記半導体基板の上部で前記第1主電極領域と前記第2主電極領域との間に前記ゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上に、ゲート電極を設ける工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 21/316 ,  H01L 21/265 ,  H01L 29/74 ,  H01L 29/744

FI (9件)：

H01L29/78 301G ,  H01L21/316 S ,  H01L21/265 Z ,  H01L21/265 602A ,  H01L29/78 301B ,  H01L29/78 301Y ,  H01L29/74 M ,  H01L29/74 C ,  H01L21/316 X

Fターム (28件)：

5F005BB02 ,  5F005CA03 ,  5F058BA20 ,  5F058BB01 ,  5F058BC02 ,  5F058BD04 ,  5F058BE07 ,  5F058BF02 ,  5F058BF23 ,  5F058BF29 ,  5F058BF56 ,  5F058BF60 ,  5F058BF62 ,  5F058BJ01 ,  5F058BJ04 ,  5F140AA01 ,  5F140AC04 ,  5F140AC21 ,  5F140AC22 ,  5F140AC40 ,  5F140BA02 ,  5F140BB16 ,  5F140BD17 ,  5F140BD18 ,  5F140BE07 ,  5F140BE10 ,  5F140BJ01 ,  5F140BJ05