特許

J-GLOBAL ID：201803003791350268

ヘテロ接合バイポーラトランジスタ

発明者： 栗島 賢二 ,  井田 実 ,  白鳥 悠太 ,  柏尾 典秀
出願人/特許権者： 日本電信電話株式会社
代理人 (3件)： 山川 茂樹 ,  小池 勇三 ,  山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2016-146038
公開番号（公開出願番号）：特開2018-018876
出願日： 2016年07月26日
公開日（公表日）： 2018年02月01日
要約：

【課題】ヘテロ接合バイポーラトランジスタにおけるエミッタ寄生抵抗がより削減できるようにする。【解決手段】基板101の上に形成されたコレクタ層102と、コレクタ層102の上に形成されたベース層103と、ベース層103の上に形成されたエミッタ層104と、エミッタ層104の上に形成されたキャップ層105とを備える。また、このHBTは、基板101の上に形成されたサブコレクタ層106を備え、コレクタ層102はサブコレクタ層106の上に形成されている。エミッタ電極113の側面およびキャップ層105の側面に接して形成された側面電極114を備える。【選択図】 図1

請求項（抜粋）：

基板の上に形成されたコレクタ層と、 前記コレクタ層の上に形成されたベース層と、 前記ベース層の上に形成されたエミッタ層と、 前記エミッタ層の上に形成されたキャップ層と、 前記コレクタ層に電気的に接続されたコレクタ電極と、 前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、 前記キャップ層の上に形成されたエミッタ電極と、 前記エミッタ電極の側面および前記キャップ層の側面に接して形成された側面電極と を備えることを特徴とするヘテロ接合バイポーラトランジスタ。

IPC (5件)：

H01L 21/331 ,  H01L 29/737 ,  H01L 21/28 ,  H01L 29/41 ,  H01L 29/417

FI (4件)：

H01L29/72 H ,  H01L21/28 301B ,  H01L29/44 L ,  H01L29/50 B

Fターム (30件)：

4M104AA04 ,  4M104AA07 ,  4M104BB06 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104BB28 ,  4M104BB36 ,  4M104CC01 ,  4M104FF03 ,  4M104FF04 ,  4M104GG06 ,  4M104HH20 ,  5F003AP02 ,  5F003AP04 ,  5F003BA13 ,  5F003BA92 ,  5F003BE90 ,  5F003BF06 ,  5F003BF90 ,  5F003BG06 ,  5F003BG10 ,  5F003BH07 ,  5F003BH08 ,  5F003BH18 ,  5F003BH99 ,  5F003BM03 ,  5F003BP08 ,  5F003BP93 ,  5F003BS04

引用特許：

審査官引用 (3件)

• ヘテロ接合バイポーラトランジスタ
  公報種別：公開公報   出願番号：特願平6-241281   出願人：日本電信電話株式会社
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2007-052678   出願人：日本電信電話株式会社
• ヘテロ接合バイポーラトランジスタ
  公報種別：公開公報   出願番号：特願2005-110193   出願人：株式会社東芝