逐次比較型AD変換装置

発明者： , , , ,
出願人/特許権者：
代理人 (2件)：須田篤 , 楠修二
公報種別：公開公報
出願番号（国際出願番号）：特願2016-147004
公開番号（公開出願番号）：特開2018-019197
出願日： 2016年07月27日
公開日（公表日）： 2018年02月01日
要約：

【課題】比較的簡単な回路構成で、高速かつ低消費電力でAD変換を行うことができ、オーバーシュートやアンダーシュートによる変換誤差を抑制可能な逐次比較型AD変換装置を提供する。【解決手段】スイッチS1が、MOSトランジスタを有し、入力電圧VINをサンプリングするとき、ONになって共通端子Cnに基準電圧VREF=VL=0Vを入力するとともに、MOSトランジスタの基板電圧VPSが所定の電位VS=0Vとなり、比較部CMPにより逐次比較を行うとき、OFFになるとともに、基板電圧VPSが、-(ΔV+VFP) [ここで、ΔV=(VH-VL)/2、VFP>0]となるよう構成されている。VFPは、比較部CMPにより逐次比較を行うとき、基板電圧VPSが、共通端子Cnが取り得る最低電位よりも小さくなるよう設定されている。【選択図】図1

請求項（抜粋）：

一端が共通端子に接続され、他端にそれぞれ入力電圧(VIN)と正側基準電圧(VH)と負側基準電圧(VL)とを選択的に入力可能に設けられたた複数のコンデンサと、前記共通端子の電位(VCn)と基準電圧(VREF)とを比較する比較部と、前記比較部の前段で、前記共通端子に対して前記基準電圧の入力をON/OFF可能に設けられたスイッチとを有する逐次比較型AD変換装置であって、前記基準電圧は、{(VH+VL)/2}-ΔV [ここで、ΔV>0]であり、前記スイッチは、MOSトランジスタを有し、前記入力電圧をサンプリングするとき、ONになって前記共通端子に前記基準電圧を入力するとともに、前記MOSトランジスタの基板電圧(VPS)が所定の電位(VS≦VREF)となり、前記比較部により逐次比較を行うとき、OFFになるとともに、前記基板電圧が、VS-(ΔV+VFP) [ここで、VFP>0]となるよう構成されていることを特徴とする逐次比較型AD変換装置。

IPC (2件)：

H03M 1/10 , H03M 1/38

FI (2件)：

H03M1/10 A , H03M1/38

Fターム (9件)：

5J022AA02 , 5J022BA01 , 5J022BA05 , 5J022BA06 , 5J022CA07 , 5J022CB01 , 5J022CF01 , 5J022CF07 , 5J022CG01

引用特許：

審査官引用 (4件)

A/Dコンバータ
公報種別：公開公報出願番号：特願平5-273516 出願人：シャープ株式会社
逐次比較型アナログ/ディジタル変換回路
公報種別：公開公報出願番号：特願2001-398944 出願人：セイコーエプソン株式会社
逐次比較A/D変換器
公報種別：公開公報出願番号：特願平11-032828 出願人：株式会社デンソー

全件表示

引用文献：

審査官引用 (1件)

"A 1.5mW 1MSPS 16bit SAR ADC with highperformance"

前のページに戻る