特許

J-GLOBAL ID：201803011874829606

半導体膜形成方法

発明者： 片宗 優貴 ,  和泉 亮
出願人/特許権者： 国立大学法人九州工業大学
代理人 (3件)： 中前 富士男 ,  清井 洋平 ,  来田 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2017-039028
公開番号（公開出願番号）：特開2018-147946
出願日： 2017年03月02日
公開日（公表日）： 2018年09月20日
要約：

【課題】熱安定性を有し、化学気相蒸着後に基材から容易に除去可能なマスキング材を用いて、半導体膜を所定パターンに安定的に設けることが可能な半導体膜形成方法を提供する。【解決手段】基材10に半導体膜11を所定のパターンで設ける半導体膜形成方法において、基材10表面の所定領域にマスキング材であるSiCNO膜12を形成する第1工程と、水素ラジカルの発生及び基材10の加熱を伴う化学気相蒸着によって、基材10表面のSiCNO膜12の非形成領域に半導体膜11を設けると共に、SiCNO膜12を脆化させる第2工程と、脆化したSiCNO膜12を基材10から除去する第3工程とを有する。【選択図】図1

請求項（抜粋）：

基材に半導体膜を所定のパターンで設ける半導体膜形成方法において、 前記基材表面の所定領域にマスキング材であるSiCNO膜を形成する第1工程と、 水素ラジカルの発生及び前記基材の加熱を伴う化学気相蒸着によって、前記基材表面の前記SiCNO膜の非形成領域に前記半導体膜を設けると共に、前記SiCNO膜を脆化させる第2工程と、 脆化した前記SiCNO膜を前記基材から除去する第3工程とを有することを特徴とする半導体膜形成方法。

IPC (10件)：

H01L 21/205 ,  C30B 25/02 ,  C30B 29/04 ,  C30B 29/38 ,  C30B 29/36 ,  C23C 16/04 ,  C23C 16/27 ,  C23C 16/34 ,  C23C 16/32 ,  C23C 16/30

FI (10件)：

H01L21/205 ,  C30B25/02 Z ,  C30B29/04 G ,  C30B29/38 D ,  C30B29/36 A ,  C23C16/04 ,  C23C16/27 ,  C23C16/34 ,  C23C16/32 ,  C23C16/30

Fターム (42件)：

4G077AA03 ,  4G077BA03 ,  4G077BE08 ,  4G077BE15 ,  4G077DB21 ,  4G077EE07 ,  4G077FJ10 ,  4K030AA06 ,  4K030AA09 ,  4K030AA13 ,  4K030AA24 ,  4K030BA08 ,  4K030BA20 ,  4K030BA28 ,  4K030BA29 ,  4K030BA37 ,  4K030BA38 ,  4K030BA41 ,  4K030BA42 ,  4K030BB03 ,  4K030BB14 ,  4K030CA04 ,  4K030CA12 ,  4K030DA01 ,  4K030DA05 ,  4K030FA01 ,  4K030FA10 ,  4K030LA14 ,  5F045AA08 ,  5F045AA16 ,  5F045AB06 ,  5F045AB07 ,  5F045AB14 ,  5F045AC07 ,  5F045AC08 ,  5F045AC19 ,  5F045AD11 ,  5F045AD12 ,  5F045AF03 ,  5F045AF20 ,  5F045DB02 ,  5F045GH02

引用特許：

出願人引用 (3件)

• ダイヤモンド半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-339371   出願人：キヤノン株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2002-136844   出願人：ソニー株式会社
• 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
  公報種別：公開公報   出願番号：特願2012-233850   出願人：株式会社日立国際電気