特許
J-GLOBAL ID:201803012823291845

イネーブル信号生成回路

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人 佐野特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-196423
公開番号(公開出願番号):特開2018-061115
出願日: 2016年10月04日
公開日(公表日): 2018年04月12日
要約:
【課題】消費電流が削減できるイネーブル信号生成回路を提供する。【解決手段】イネーブル信号生成回路は、イネーブル入力端子ENIと、MOSトランジスタM31と、参照電圧生成回路と、コンパレータCP1とオフセット電圧Voffsetで構成されるイネーブル検出回路を備える。MOSトランジスタM31のゲートにはクランプ回路CC1からツェナー電圧VZが与えられている。クランプ回路CC1は、イネーブル入力電圧VENが所定の電圧に達したとときに、MOSトランジスタM31を定電流で動作させる。コンパレータCP1の非反転入力端子+及び反転入力端子-には参照電圧生成回路で生成された電圧がそれぞれ与えられており、反転入力端子-にはさらにオフセット電圧Voffsetが与えられている。【選択図】図1
請求項(抜粋):
イネーブル入力電圧を受けるイネーブル入力端子と、 前記イネーブル入力電圧レベルが第1の参照電圧を超えたかを判定して反転信号を出力するイネーブル検出回路と、 前記イネーブル検出回路に接続される出力手段とを備え、 前記イネーブル検出回路は、少なくとも2つのトランジスタが差動形式で構成され、さらに前記2つのトランジスタには動作電圧を異ならせるオフセット電圧が与えられ、前記出力手段から前記反転信号に応じた信号を出力するイネーブル信号生成回路。
IPC (2件):
H03K 19/08 ,  H03K 19/017
FI (2件):
H03K19/08 A ,  H03K19/00 101F
Fターム (7件):
5J056BB17 ,  5J056CC02 ,  5J056CC04 ,  5J056CC09 ,  5J056CC12 ,  5J056DD33 ,  5J056KK03
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る