特許
J-GLOBAL ID：201803013877610365

オプトエレクトロニクス部品の製造方法

発明者：
ウォルター クリストフ

ウォルター クリストフ について

, 
エンツマン ローラント

エンツマン ローラント について

, 
ホルン マルクス

ホルン マルクス について

, 
ザイデンファーデン ヤン

ザイデンファーデン ヤン について


出願人/特許権者：
オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング

オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング について


代理人 (1件)： 鷲田 公一
公報種別：公表公報
出願番号（国際出願番号）：特願2018-514853
公開番号（公開出願番号）：特表2018-527757
出願日： 2016年09月15日
公開日（公表日）： 2018年09月20日
要約：
オプトエレクトロニクス部品を製造する方法は、上面を有する支持体を設ける工程と、支持体の上面に、上面の実装領域に対して凹部をなす領域を作る工程であって、実装領域と凹部領域との間に段差が形成される工程と、支持体の上面に、実装領域および凹部領域にわたって延在するメタライゼーションを配置する工程と、メタライゼーションに分離線を作る工程であって、メタライゼーションは、少なくとも実装領域においては完全に切断され、凹部領域においては少なくとも完全には切断されない工程と、オプトエレクトロニクス半導体チップを上面の実装領域に配置する工程であって、オプトエレクトロニクス半導体チップは分離線に沿って配置される工程と、を含む。
請求項（抜粋）：
上面(201)を有するキャリア(200)を設ける工程と、 前記キャリア(200)の前記上面(201)に、前記上面(201)の実装領域(210)に対して凹部をなす凹部領域(220)を作る工程であって、前記実装領域(210)と前記凹部領域(220)との間に段差(230)が形成される工程と、 前記キャリア(200)の前記上面(201)に、前記実装領域(210)および前記凹部領域(220)にわたって延在するメタライゼーション(250)を配置する工程と、 前記メタライゼーション(250)に分離路(270)を作る工程であって、前記メタライゼーション(250)は、少なくとも前記実装領域(210)においては完全に切断され、前記凹部領域(220)においては少なくとも完全には切断されない工程と、 オプトエレクトロニクス半導体チップ(110)を前記上面(201)の前記実装領域(210)上に配置する工程であって、前記オプトエレクトロニクス半導体チップ(110)は前記分離路(270)に沿って配置される工程と、を含む、オプトエレクトロニクス部品の製造方法。
IPC (1件)：
H01S 5/022
FI (1件)：
H01S5/022
Fターム (5件)：
5F173MC03 ,  5F173MC25 ,  5F173MD04 ,  5F173MD13 ,  5F173MD23
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM