特許
J-GLOBAL ID：201803014977081935

メモリデバイスのためのメタライゼーションプロセス

発明者：
ユ・ル

ユ・ル について

, 
スン・ヒョク・カン

スン・ヒョク・カン について


出願人/特許権者：
クアルコム,インコーポレイテッド

クアルコム,インコーポレイテッド について


代理人 (2件)： 村山 靖彦 ,  黒田 晋平
公報種別：公表公報
出願番号（国際出願番号）：特願2018-506392
公開番号（公開出願番号）：特表2018-525825
出願日： 2016年07月11日
公開日（公表日）： 2018年09月06日
要約：
デバイスの製作の方法が、デバイスの論理デバイスに結合された第1のメタライゼーション層を形成することを含む。方法は、デバイスの磁気抵抗ランダムアクセスメモリ(MRAM)モジュールに結合された第2のメタライゼーション層を形成することをさらに含む。第2のメタライゼーション層は第1のメタライゼーション層とは無関係である。
請求項（抜粋）：
デバイスの製作の方法であって、 デバイスの論理デバイスに結合された第1のメタライゼーション層を形成するステップと、 前記デバイスの磁気抵抗ランダムアクセスメモリ(MRAM)モジュールに結合された第2のメタライゼーション層を形成するステップであって、前記第2のメタライゼーション層が前記第1のメタライゼーション層とは無関係である、ステップと を含む方法。
IPC (7件)：
H01L 21/320 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 21/823 ,  H01L 27/105 ,  H01L 43/08 ,  H01L 43/12
FI (4件)：
H01L21/88 Z ,  H01L27/105 447 ,  H01L43/08 Z ,  H01L43/12
Fターム (43件)：
4M119AA20 ,  4M119BB01 ,  4M119JJ15 ,  4M119JJ16 ,  4M119KK03 ,  4M119KK04 ,  4M119KK20 ,  5F033HH11 ,  5F033HH19 ,  5F033HH31 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK19 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN08 ,  5F033PP12 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR29 ,  5F033UU04 ,  5F033VV16 ,  5F033XX01 ,  5F033XX03 ,  5F033XX33 ,  5F092AA20 ,  5F092AB06 ,  5F092AC11 ,  5F092CA20 ,  5F092CA31
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM