特許
J-GLOBAL ID:201803017269920187

半導体基板本体及びその上の機能層を分離する方法

発明者:
出願人/特許権者:
代理人 (1件): 新保 斉
公報種別:公表公報
出願番号(国際出願番号):特願2018-524527
公開番号(公開出願番号):特表2018-530925
出願日: 2016年09月14日
公開日(公表日): 2018年10月18日
要約:
半導体基板本体2及びその上の機能層を分離する方法であって、半導体基板の上面にイオン注入を行い、イオン注入の深さは0.1〜100μmとし、イオン注入後、半導体基板1の上面で一つのイオンダメージ層3を生成するステップと、半導体基板1の上面に、機能層を製造するステップと、半導体基板1及びその上の機能層を分離するステップとを含む。前記半導体基板本体2及びその上の機能層を分離する方法は、イオン注入後の基板1にまず機能層を製造してから、イオンダメージ層3を分離して、直接に半導体基板1の表上面に電子デバイスを製造し、また半導体基板1の的厚さは、イオン注入の深さにより決められ、半導体基板1は薄膜SOI(Silicn on Insulator)と同じ作用効果を生じて、接合工程を必要とせず、生産工程を減少させ、生産コストを低減させた。【選択図】 図8
請求項(抜粋):
半導体基板の上面にイオン注入を行い、イオン注入の深さを0.1〜100μmとし、イオン注入後、半導体基板の上面に一つのイオンダメージ層を生成するステップ1と、 ステップ1により処理された後の半導体基板の上面に、機能層を製造するステップ2と、 半導体基板及びその上の機能層を、イオンダメージ層において分離するステップ3とを含む ことを特徴とする半導体基板本体及びその上の機能層を分離する方法。
IPC (8件):
H01L 21/02 ,  C30B 29/38 ,  C30B 25/18 ,  C30B 31/22 ,  C30B 33/00 ,  H01L 21/20 ,  H01L 27/12 ,  B23K 15/00
FI (9件):
H01L21/02 B ,  C30B29/38 D ,  C30B25/18 ,  C30B31/22 ,  C30B33/00 ,  H01L21/02 C ,  H01L21/20 ,  H01L27/12 B ,  B23K15/00 508
Fターム (34件):
4E066BA13 ,  4E066CB16 ,  4G077AA03 ,  4G077BE11 ,  4G077BE13 ,  4G077BE15 ,  4G077DB08 ,  4G077EB01 ,  4G077EB02 ,  4G077ED05 ,  4G077ED06 ,  4G077EE08 ,  4G077EF03 ,  4G077FJ03 ,  4G077HA06 ,  4G077TA04 ,  4G077TB05 ,  4G077TK01 ,  4G077TK06 ,  4G077TK08 ,  4G077TK11 ,  5F152LL03 ,  5F152LL04 ,  5F152LL05 ,  5F152LL09 ,  5F152LL13 ,  5F152LP02 ,  5F152MM02 ,  5F152MM04 ,  5F152MM10 ,  5F152NN05 ,  5F152NP09 ,  5F152NQ02 ,  5F152NQ09
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る