特許
J-GLOBAL ID:201803018321727745
半導体素子及び半導体装置の作製方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2016-164714
公開番号(公開出願番号):特開2017-005263
特許番号:特許第6298121号
出願日: 2016年08月25日
公開日(公表日): 2017年01月05日
請求項(抜粋):
【請求項1】 絶縁層を形成する工程と、
前記絶縁層に複数の開口部を形成する工程と、
前記絶縁層上及び前記開口部内に結晶性半導体膜を形成する工程と、
少なくとも前記開口部内に前記結晶性半導体膜が残存するように前記結晶性半導体膜の一部を除去し、前記結晶性半導体膜を分断する工程と、
前記結晶性半導体膜の一部を露出させるように前記絶縁層の一部を除去する工程と、
前記結晶性半導体膜の一部をチャネル形成領域とする半導体素子を形成する工程と、を有することを特徴とする半導体装置の作製方法。
IPC (2件):
H01L 29/786 ( 200 6.01)
, H01L 21/20 ( 200 6.01)
FI (3件):
H01L 29/78 618 C
, H01L 29/78 617 K
, H01L 21/20
引用特許: