特許
J-GLOBAL ID：201803018984456800
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
岡部 讓
, 越智 隆夫
, 吉澤 弘司
, 齋藤 正巳
公報種別：公開公報
出願番号（国際出願番号）：特願2016-189209
公開番号（公開出願番号）：特開2018-056259
出願日： 2016年09月28日
公開日（公表日）： 2018年04月05日
要約：
【課題】接着層からの吸湿を防ぎつつ、半導体基板の反りを抑えて歩留りを改善することが可能な半導体装置の製造方法を得る。【解決手段】本発明に係る半導体装置の製造方法は、第1面に半導体素子が配された半導体基板を、少なくとも接着層を介して支持基板と接合する接合ステップと、半導体基板の第1面とは反対の第2面の側から、半導体基板のスクライブ領域に、接着層が露出しないように溝を形成する溝形成ステップと、を有することを特徴とする。【選択図】図1
請求項（抜粋）：
第1面に半導体素子が配された半導体基板を、少なくとも接着層を介して支持基板と接合する接合ステップと、
前記半導体基板の前記第1面とは反対の第2面の側から、前記半導体基板のスクライブ領域に、前記接着層が露出しないように溝を形成する溝形成ステップと、
を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L23/02 B
, H01L21/78 Q
5F063AA50
, 5F063BA11
, 5F063DD37
, 5F063DD42
, 5F063DD46
