特許
J-GLOBAL ID:201003010029626776
チップサイズパッケージ状の半導体チップ及び製造方法
発明者:
出願人/特許権者:
代理人 (3件):
藤村 元彦
, 永岡 重幸
, 高野 信司
公報種別:公開公報
出願番号(国際出願番号):特願2009-082152
公開番号(公開出願番号):特開2010-238729
出願日: 2009年03月30日
公開日(公表日): 2010年10月21日
要約:
【目的】防湿性能等の信頼性を維持しつつ、製造工程の削減やウエハ歩留まり向上の図った半導体チップ及び製造方法を提供する。【構成】半導体チップの1つに各々が対応する複数のチップ形成領域を表面側に備える1つの半導体基板を準備し、前記半導体基板の表面に接着シートを介して支持体を貼り付け、前記半導体基板の裏面から貫通電極のための貫通孔を形成し、前記チップ形成領域の各々間の境界に沿って前記半導体基板の表面から前記接着シートを貫通してその断面を露出せしめると共に前記支持体に至る溝を形成し、前記貫通孔の側壁及び前記接着シートの断面を覆って前記半導体基板の裏面に絶縁膜を形成し、前記溝の側壁に形成された絶縁膜を残しつつ、前記半導体基板に対して前記溝に沿ったダイシンク処理を施す。【選択図】図2
請求項(抜粋):
チップサイズパッケージ状の半導体チップを製造する製造方法であって、
前記半導体チップの1つに各々が対応する複数のチップ形成領域を表面側に備える1つの半導体基板を準備する基板準備工程と、
前記半導体基板の表面に接着シートを介して支持体を貼り付ける支持体貼付工程と、
前記チップ形成領域毎に、前記半導体基板の裏面から貫通電極のための貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程の前後又は同時に、前記チップ形成領域の各々間の境界に沿って、前記半導体基板の表面から前記接着シートを貫通してその断面を露出せしめると共に前記支持体に至る溝を形成する溝形成工程と、
前記貫通孔の側壁及び前記接着シートの断面を覆って前記半導体基板の裏面に絶縁膜を形成する絶縁膜形成工程と、
前記溝の側壁に形成された絶縁膜を残しつつ、前記半導体基板に対して前記溝に沿ったダイシンク処理を施すことによって前記半導体チップの各々を個片化する個片化工程と、
を含むことを特徴とする製造方法。
IPC (2件):
FI (3件):
H01L23/02 B
, H01L27/14 D
, H01L23/02 F
Fターム (13件):
4M118AB01
, 4M118AB10
, 4M118BA06
, 4M118EA01
, 4M118EA14
, 4M118EA18
, 4M118HA02
, 4M118HA11
, 4M118HA26
, 4M118HA29
, 4M118HA30
, 4M118HA31
, 4M118HA33
引用特許: