特許
J-GLOBAL ID：201803020846227756

半導体装置および半導体装置の製造方法

発明者：
濱澤 靖史

濱澤 靖史 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (3件)： 稲岡 耕作 ,  川崎 実夫 ,  京村 順二
公報種別：特許公報
出願番号（国際出願番号）：特願2013-118152
公開番号（公開出願番号）：特開2014-236159
特許番号：特許第6233874号
出願日： 2013年06月04日
公開日（公表日）： 2014年12月15日
請求項（抜粋）：
【請求項1】 半導体層と、 前記半導体層の表面において互いに対向するように第1方向に間隔を空けて交互に形成され、かつ、それぞれが前記第1方向に交差する第2方向に沿って延びるように形成された複数の第1導電型のソース領域および複数の第1導電型のドレイン領域と、 前記半導体層の表面の法線方向から見た平面視において、互いに隣り合う前記ソース領域および前記ドレイン領域の間の領域にそれぞれ形成されたゲートトレンチ群であって、互いに隣り合う前記ソース領域および前記ドレイン領域に接するようにそれぞれ形成され、かつ、前記第2方向に沿って互いに間隔を空けて配列された複数のゲートトレンチを含むゲートトレンチ群と、 ゲート絶縁膜を介して前記ゲートトレンチに埋め込まれたゲート電極と、 前記半導体層において隣り合う前記ゲートトレンチによって挟まれた領域からなり、前記第1方向に沿ったチャネル長を有する第1導電型のチャネル領域とを含み、 前記平面視における前記チャネル領域の前記第2方向に沿う厚さは、前記チャネル領域および前記ゲート電極の間のビルトインポテンシャルによって発生する空乏層幅の2倍以下である、半導体装置。
IPC (12件)：
H01L 21/337 ( 200 6.01) ,  H01L 21/338 ( 200 6.01) ,  H01L 29/808 ( 200 6.01) ,  H01L 29/812 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 29/786 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 27/088 ( 200 6.01)
FI (11件)：
H01L 29/80 S ,  H01L 29/78 301 W ,  H01L 29/78 617 N ,  H01L 29/78 617 J ,  H01L 29/78 618 C ,  H01L 27/06 102 A ,  H01L 27/04 C ,  H01L 27/04 R ,  H01L 27/088 B ,  H01L 27/088 C ,  H01L 27/088 331 E
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM