特許
J-GLOBAL ID:201903000049982090
画像処理装置及びその制御方法、並びに、プログラム
発明者:
出願人/特許権者:
代理人 (6件):
大塚 康徳
, 大塚 康弘
, 高柳 司郎
, 木村 秀二
, 下山 治
, 永川 行光
公報種別:公開公報
出願番号(国際出願番号):特願2018-248323
公開番号(公開出願番号):特開2019-050062
出願日: 2018年12月28日
公開日(公表日): 2019年03月28日
要約:
【課題】複数画像処理回路を含む画像処理装置において、動作モードにより一時的に停止状態の画像処理回路付属の専用メモリが、動作中の他の画像処理回路から使用できない。【解決手段】画像処理装置であって、前記画像処理装置の外部の外部記憶に保持されている画像データを部分画像データごとに処理する複数の画像処理手段と、前記外部記憶とのインタフェースと、前記複数の画像処理手段が共有し、前記インタフェースを介して前記画像処理手段が処理するデータを保持する、前記画像処理装置が内部に有する複数のSRAMで構成される共有メモリと、前記共有メモリに、前記画像処理手段へ前記外部記憶から入力される前記部分画像データであって前記画像処理手段が処理する前の前記部分画像データを一時的に保持する入力バッファ領域と、前記画像処理手段から前記外部記憶へ出力される前記画像処理手段が処理した後の前記部分画像データを一時的に保持する出力バッファ領域と、を割り当てるメモリ制御回路とを有する。【選択図】 図2
請求項(抜粋):
画像処理装置であって、
前記画像処理装置の外部の外部記憶に保持されている画像データを部分画像データごとに処理する複数の画像処理手段と、
前記外部記憶とのインタフェースと、
前記複数の画像処理手段が共有し、前記インタフェースを介して前記画像処理手段が処理するデータを保持する、前記画像処理装置が内部に有する複数のSRAMで構成される共有メモリと、
前記共有メモリに、前記画像処理手段へ前記外部記憶から入力される前記部分画像データであって前記画像処理手段が処理する前の前記部分画像データを一時的に保持する入力バッファ領域と、前記画像処理手段から前記外部記憶へ出力される前記画像処理手段が処理した後の前記部分画像データを一時的に保持する出力バッファ領域と、を割り当てるメモリ制御回路と、
を有することを特徴とする画像処理装置。
IPC (1件):
FI (1件):
Fターム (5件):
5B047EA07
, 5B047EB03
, 5B047EB06
, 5B047EB15
, 5B047EB17
引用特許:
審査官引用 (8件)
-
画像処理装置
公報種別:公開公報
出願番号:特願2002-276447
出願人:株式会社リコー
-
マルチプロセッサ信号処理装置
公報種別:公開公報
出願番号:特願2006-268599
出願人:オリンパスデジタルシステムデザイン株式会社
-
画像処理システム
公報種別:公開公報
出願番号:特願平6-199643
出願人:富士フイルムマイクロデバイス株式会社, 富士写真フイルム株式会社
全件表示
前のページに戻る