特許
J-GLOBAL ID:201903007161269945
半導体素子
発明者:
,
,
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2018-235210
公開番号(公開出願番号):特開2019-068092
出願日: 2018年12月17日
公開日(公表日): 2019年04月25日
要約:
【課題】チャネル形成領域の空乏化領域を増やし、電流駆動能力の高い半導体装置を提供する。【解決手段】トランジスタを有する半導体装置であって、絶縁表面上に所定の間隔を隔てて互いに平行に配列された複数の短冊状の半導体膜と、前記複数の短冊状の半導体膜の上面及び側面に接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記複数の短冊状の半導体膜の上面及び側面を覆うゲート電極を有する半導体装置である。半導体膜の上部及び側部をチャネル形成領域とすることで、電流駆動能力を向上させることができる。【選択図】図38
請求項(抜粋):
複数の半導体領域と、
前記複数の半導体領域の上面及び側面に接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記複数の半導体領域の上面及び側面を覆うゲート電極を有する半導体素子。
IPC (2件):
FI (3件):
H01L29/78 618C
, H01L29/78 617K
, H01L21/20
Fターム (84件):
5F110AA01
, 5F110AA07
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110CC10
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE22
, 5F110EE32
, 5F110FF02
, 5F110FF04
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG22
, 5F110GG23
, 5F110GG24
, 5F110GG30
, 5F110GG45
, 5F110GG58
, 5F110HJ12
, 5F110HJ13
, 5F110HM15
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN24
, 5F110NN40
, 5F110NN78
, 5F110PP02
, 5F110PP03
, 5F110PP04
, 5F110PP06
, 5F110PP34
, 5F110QQ09
, 5F110QQ11
, 5F110QQ19
, 5F110QQ23
, 5F110QQ28
, 5F152AA01
, 5F152AA06
, 5F152BB02
, 5F152CC02
, 5F152CC03
, 5F152CC05
, 5F152CC06
, 5F152CC07
, 5F152CD13
, 5F152CD14
, 5F152CD15
, 5F152CD25
, 5F152CE04
, 5F152CE05
, 5F152CE06
, 5F152CE07
, 5F152CE13
, 5F152CE14
, 5F152CE16
, 5F152CE35
, 5F152DD04
, 5F152FF06
, 5F152FF07
, 5F152FF12
, 5F152FF14
, 5F152FF15
, 5F152FF16
, 5F152FF17
, 5F152FF28
, 5F152FG01
, 5F152FG23
, 5F152FH03
, 5F152FH19
引用特許:
審査官引用 (6件)
-
半導体素子及びその製造方法
公報種別:公開公報
出願番号:特願平8-274399
出願人:松下電器産業株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平5-030673
出願人:日本電装株式会社
-
特開昭57-023217
全件表示
前のページに戻る