特許
J-GLOBAL ID：201903017706064284

半導体デバイス電極用のシリサイド合金膜及びシリサイド合金膜の製造方法

発明者：
大見 俊一郎

大見 俊一郎 について

, 
政広 泰

政広 泰 について


出願人/特許権者：
国立大学法人東京工業大学

国立大学法人東京工業大学 について

, 
田中貴金属工業株式会社

田中貴金属工業株式会社 について


代理人 (1件)： 特許業務法人田中・岡崎アンドアソシエイツ
公報種別：特許公報
出願番号（国際出願番号）：特願2017-524988
特許番号：特許第6455847号
出願日： 2016年06月24日
請求項（抜粋）：
【請求項1】 Siを含む基板上に形成されるシリサイド合金膜において、 仕事関数が4.6eV以上5.7eV以下の金属M1と、仕事関数が2.5eV以上4.0eV以下の金属M2と、Siとからなり、 4.3eV以上4.9eV以下の仕事関数を有すると共に、 X線回折分析により観察される、金属M1と金属M2とSiとからなる混晶体(M1xM2ySi)の回折ピークのピーク強度(X)と、金属M1のシリサイド(M1aSi)の回折ピークのピーク強度(Y)と、金属M2のシリサイド(M2bSi)の回折ピークのピーク強度(Z)と、の関係について、Xに対する、YとZとの和の比率((Y+Z)/X)が0.1以下であることを特徴とするシリサイド合金膜。
IPC (4件)：
H01L 21/28 ( 200 6.01) ,  H01L 21/3205 ( 200 6.01) ,  H01L 21/768 ( 200 6.01) ,  H01L 23/532 ( 200 6.01)
FI (2件)：
H01L 21/28 301 S ,  H01L 21/88 Q
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM