特許
J-GLOBAL ID:201903019916414256
メモリおよびその動作を含む装置および方法
発明者:
,
,
出願人/特許権者:
代理人 (2件):
大菅 義之
, 野村 泰久
公報種別:特許公報
出願番号(国際出願番号):特願2018-522576
特許番号:特許第6585845号
出願日: 2016年10月25日
請求項(抜粋):
【請求項1】 論理状態を記憶するように構成されたメモリセルと、
前記メモリセルに結合された第1のメモリアクセス線と、
前記メモリセルに結合された第2のメモリアクセス線と、
を備える装置であって、
前記第1のメモリアクセス線および前記第2のメモリアクセス線は、第1の極性を有する第1の電圧を前記メモリセルに与えて、第1の論理状態を前記メモリセルに書き込むように構成され、また、第2の極性を有する第2の電圧を前記メモリセルに与えて、第2の論理状態を前記メモリセルに書き込むように構成され、
前記メモリセルは、前記メモリセル上での読み出し動作中に、
前記第1の極性を有する前記第1の電圧が前記メモリセルの書き込みのために与えられるのに応じて、前記第1の論理状態を表す第1のしきい電圧を示すか、または、
前記第2の極性を有する前記第2の電圧が前記メモリセルの書き込みのために与えられるのに応じて、前記第2の論理状態を表す第2のしきい電圧を示す、装置。
IPC (1件):
FI (2件):
G11C 13/00 480 B
, G11C 13/00 400 H
引用特許: