特許

J-GLOBAL ID：202003004544036083

絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

発明者： 磯野 美紀 ,  寺尾 豊 ,  広瀬 隆之 ,  藤井 健志 ,  辻 英徳
出願人/特許権者： 富士電機株式会社
代理人 (2件)： 廣瀬 一 ,  田中 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2018-152425
公開番号（公開出願番号）：特開2020-027894
出願日： 2018年08月13日
公開日（公表日）： 2020年02月20日
要約：

【課題】界面準位密度の低減ができ、半導体装置の電気的特性の劣化を抑制することが可能な絶縁ゲート型半導体装置の製造方法を提供する。【解決手段】チャネル形成領域3の最表面に炭素原子数に比べてシリコン原子数が多い相対シリコン過剰層を形成する工程と、相対シリコン過剰層をV族元素からなる置換原子を含むガスで熱処理して、置換原子を相対シリコン過剰層の余剰シリコンと結合させた終端層8を形成する工程と、チャネル形成領域3の上に絶縁ゲート型電極構造(9,10)を形成する工程とを含む。【選択図】図1

請求項（抜粋）：

炭化シリコンからなる一導電型のチャネル形成領域の上面に炭素原子の数に比べてシリコン原子の数が多い相対シリコン過剰層を形成する工程と、 前記相対シリコン過剰層をV族元素からなる置換原子を含むガスで熱処理して、前記置換原子を前記相対シリコン過剰層の余剰シリコンと結合させた終端層を形成する工程と、 前記チャネル形成領域の上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上に、前記チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程と、 を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 29/739 ,  H01L 21/336

FI (9件)：

H01L29/78 652E ,  H01L29/78 652T ,  H01L29/78 652J ,  H01L29/78 655A ,  H01L29/78 652M ,  H01L29/78 658A ,  H01L29/78 658E ,  H01L29/78 652K ,  H01L29/78 653A

引用特許：

審査官引用 (3件)

• 炭化珪素半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2010-006950   出願人：三菱電機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2014-190929   出願人：株式会社東芝
• 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
  公報種別：公開公報   出願番号：特願2018-053609   出願人：株式会社東芝