特許
J-GLOBAL ID：202003005895554044
記憶装置及び電子機器
発明者：
,
,
,
,
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2016-099297
公開番号（公開出願番号）：特開2016-225617
特許番号：特許第6773453号
出願日： 2016年05月18日
公開日（公表日）： 2016年12月28日
請求項（抜粋）：
【請求項1】 回路と、配線と、を有し、
前記回路は、第1のメモリセルと、第2のメモリセルと、を有し、
前記第1のメモリセルは、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
前記第2のメモリセルは、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
前記第2のメモリセルは、前記第1のメモリセル上に積層され、
前記第1のトランジスタのソース及びドレインの一方は、前記第2のトランジスタのゲート、及び前記第1の容量素子と電気的に接続され、
前記第3のトランジスタのソース及びドレインの一方は、前記第4のトランジスタのゲート、及び前記第2の容量素子と電気的に接続され、
前記第1のトランジスタのゲート及び前記第3のトランジスタのゲートは、前記配線と電気的に接続され、
前記回路は、第1の半導体と、
前記第1の半導体上の第1の絶縁体と、
前記第1の絶縁体上の導電体と、
前記導電体上の第2の絶縁体と、
前記第2の絶縁体上の第2の半導体と、を有し、
前記第1の半導体は、前記第1のトランジスタのチャネル形成領域を有し、
前記第1の絶縁体は、前記第1のトランジスタのゲート絶縁層としての機能を有し、
前記導電体は、前記第1のトランジスタのゲートとしての機能、及び、前記第3のトランジスタのゲートとしての機能を有し、
前記第2の絶縁体は、前記第3のトランジスタのゲート絶縁層としての機能を有し、
前記第2の半導体は、前記第3のトランジスタのチャネル形成領域を有する、記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
審査官引用 (6件)
-
信号処理回路
公報種別：公開公報
出願番号：特願2011-274252
出願人：株式会社半導体エネルギー研究所
-
半導体記憶装置
公報種別：公開公報
出願番号：特願2012-277937
出願人：株式会社半導体エネルギー研究所
-
半導体装置
公報種別：公開公報
出願番号：特願2010-284420
出願人：株式会社半導体エネルギー研究所
全件表示
前のページに戻る
