特許
J-GLOBAL ID：202003010139943642
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人筒井国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-236713
公開番号（公開出願番号）：特開2018-093107
特許番号：特許第6744202号
出願日： 2016年12月06日
公開日（公表日）： 2018年06月14日
請求項（抜粋）：
【請求項1】 配線基板と、
前記配線基板の主面に搭載されたインターポーザと、
前記インターポーザ上に並べて搭載された第1半導体チップおよび第2半導体チップと、
を備え、
前記インターポーザは、
前記第1半導体チップおよび前記第2半導体チップが搭載された上面と、
前記上面とは反対側の下面と、
複数の配線層と、
前記複数の配線層によってそれぞれ形成された複数の電極と、
前記複数の電極とそれぞれ電気的に接続された複数の引き出し配線と、
前記複数の配線層を互いに電気的に接続する複数のビア配線と、
を有し、
前記複数の配線層は、
前記インターポーザの前記上面上に配置された第1配線層と、
前記第1配線層よりも前記インターポーザの前記下面の近くに配置された第2配線層と、
前記第2配線層よりも前記インターポーザの前記下面の近くに配置された第3配線層と、
を含み、
前記複数の電極は、
前記第1配線層によって形成された端子群と、
前記第2配線層によって形成された第1ランド電極群と、
前記第3配線層によって形成された第2ランド電極群と、
を含み、
前記端子群は、
前記インターポーザの前記上面のうちの前記第1半導体チップと重なる第1領域内に位置し、かつ、前記第1領域内において最も前記第2半導体チップに近い第1列目に配置された第1列目端子群と、
前記第1領域内に位置し、かつ、前記第1領域内において前記第1列目よりも前記第2半導体チップから遠い第2列目に配置された第2列目端子群と、
前記第1領域内に位置し、かつ、前記第1領域内において前記第2列目よりも前記第2半導体チップから遠い第3列目に配置された第3列目端子群と、
前記第1領域内に位置し、かつ、前記第1領域内において前記第3列目よりも前記第2半導体チップから遠い第4列目に配置された第4列目端子群と、
を含み、
前記複数のビア配線は、
前記第2配線層を貫通し、その一端が前記第1列目端子群に接続され、その他端が前記第2ランド電極群に接続された第1ロングビア配線と、
その一端が前記第2列目端子群に接続され、その他端が前記第1ランド電極群に接続された第1ショートビア配線と、
その一端が前記第3列目端子群に接続され、その他端が前記第1ランド電極群に接続された第2ショートビア配線と、
その一端が前記第4列目端子群に接続され、その他端が前記第1ランド電極群に接続された第3ショートビア配線と、
を含み、
前記複数の引き出し配線は、
前記第1ランド電極群のうちの前記第1ショートビア配線が接続された第1ビアランドと電気的に接続された第1引き出し配線と、
前記第1ランド電極群のうちの前記第2ショートビア配線が接続された第2ビアランドと電気的に接続された第2引き出し配線と、
前記第1ランド電極群のうちの前記第3ショートビア配線が接続された第3ビアランドと電気的に接続された第3引き出し配線と、
を含み、
その他端が前記第2ランド電極群に接続された前記第1ロングビア配線のうちの互いに隣り合う前記第1ロングビア配線の間隔は、前記第1ランド電極群のうちの互いに隣り合うビアランドの間隔よりも大きく、
前記第2配線層において、前記第1引き出し配線、前記第2引き出し配線、および、前記第3引き出し配線のそれぞれの一部が、その他端が前記第2ランド電極群に接続された前記第1ロングビア配線のうちの互いに隣り合う前記第1ロングビア配線間に配置されている、半導体装置。
IPC (3件)：
H01L 23/12 ( 200 6.01)
, H01L 25/00 ( 200 6.01)
, H05K 3/46 ( 200 6.01)
H01L 23/12 501 B
, H01L 25/00 A
, H05K 3/46 N
, H05K 3/46 Z
