特許
J-GLOBAL ID:201503091387431410

インターポーザ基板およびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  福川 晋矢
公報種別:公開公報
出願番号(国際出願番号):特願2014-118483
公開番号(公開出願番号):特開2015-041773
出願日: 2014年06月09日
公開日(公表日): 2015年03月02日
要約:
【課題】インターポーザを介して接続されるメイン基板と半導体素子との電気的特性を向上させ、且つ薄型化および小型化に有利なインターポーザ基板を提供する。【解決手段】コア層110およびスルーコアビア(以下、TCV)111と、コア層110に形成された回路配線112,122およびTCV111の上下部面と接合するTCV上部パッド111aおよびTCV下部パッド111bと、コア層110に形成されたTCV上部パッド111aおよび回路配線112,122を覆い、上面に回路配線112,122が形成された上部絶縁層120と、各層の上部絶縁層120を貫通し、TCV上部パッド111aと接続するスタックビア121 ́と、コア層110に形成されたTCV下部パッド111bおよび回路配線112,122を覆い、TCV下部パッド111bを露出させる開口部が形成された下部絶縁層130と、を含む。【選択図】図1
請求項(抜粋):
コア層およびこれを厚さ方向に貫通するスルーコアビア(Through Core Via;TCV)と、 前記コア層の両面に形成された回路配線および前記TCVの上下部面とそれぞれ接合するTCV上部パッドおよびTCV下部パッドと、 前記コア層の一面に形成された前記TCV上部パッドおよび回路配線を覆い、上面に回路配線が形成された上部絶縁層と、 前記各層の上部絶縁層を貫通し、一端が前記TCV上部パッドと接続するスタックビアと、 前記コア層の他面に形成された前記TCV下部パッドおよび回路配線を覆い、前記TCV下部パッドを露出させる開口部が形成された下部絶縁層と、を含む、インターポーザ基板。
IPC (3件):
H01L 23/12 ,  H01L 23/32 ,  H05K 3/46
FI (6件):
H01L23/12 501B ,  H01L23/12 N ,  H01L23/32 D ,  H05K3/46 N ,  H05K3/46 Q ,  H05K3/46 B
Fターム (16件):
5E316AA12 ,  5E316AA15 ,  5E316AA32 ,  5E316AA42 ,  5E316AA43 ,  5E316EE31 ,  5E316FF07 ,  5E316FF14 ,  5E316FF45 ,  5E316GG15 ,  5E316GG17 ,  5E316GG22 ,  5E316GG28 ,  5E316HH01 ,  5E316JJ02 ,  5E316JJ12
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る