特許
J-GLOBAL ID：202003010349383542
抵抗変化型メモリ及び抵抗変化型メモリの制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2018-126543
公開番号（公開出願番号）：特開2020-009508
出願日： 2018年07月03日
公開日（公表日）： 2020年01月16日
要約：
【課題】抵抗変化型メモリの回路規模の増大を抑制する。【解決手段】供給電位切替回路12は、抵抗変化型のメモリ素子13aに対するリード時に、センスアンプ11aの第1の入力端子に第1の参照電位を供給し、センスアンプ11bの第2の入力端子に第1の参照電位よりも高い第2の参照電位を供給し、メモリ素子13aに対するライトベリファイ時に、第1の入力端子に第1のベリファイ電位を供給し、第2の入力端子に第2のベリファイ電位を供給する。センスアンプ部11は、リード時に、第1の参照電位と第2の参照電位のうち、メモリ素子13aの抵抗値に基づいたデータ電位Vdataとの電位差が大きい方との電位差を増幅し、ライトベリファイ時に、第1のベリファイ電位または第2のベリファイ電位と、データ電位Vdataとの電位差を増幅する。【選択図】図1
請求項（抜粋）：
第1のセンスアンプと第2のセンスアンプとを備え、抵抗変化型のメモリ素子に対するリード時に、前記第1のセンスアンプの第1の入力端子に供給される第1の参照電位と、前記第1の参照電位よりも高く前記第2のセンスアンプの第2の入力端子に供給される第2の参照電位のうち、前記メモリ素子の抵抗値に基づいたデータ電位との電位差が大きい方との電位差を増幅し、前記メモリ素子に対するライトベリファイ時に、前記第1の入力端子に供給される第1のベリファイ電位または前記第2の入力端子に供給される第2のベリファイ電位と、前記データ電位との電位差を増幅するセンスアンプ部と、
前記メモリ素子に対するリード時に、前記第1の入力端子に前記第1の参照電位を供給し、前記第2の入力端子に前記第2の参照電位を供給し、前記メモリ素子に対するライトベリファイ時に、前記第1の入力端子に前記第1のベリファイ電位を供給し、前記第2の入力端子に前記第2のベリファイ電位を供給する供給電位切替回路と、
を有する抵抗変化型メモリ。
IPC (1件)：
FI (5件)：
G11C13/00 460
, G11C13/00 400G
, G11C13/00 480C
, G11C13/00 400Z
, G11C13/00 400H
出願人引用 (3件)
審査官引用 (7件)
全件表示
前のページに戻る
