特許
J-GLOBAL ID:202003012682447259

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人快友国際特許事務所
公報種別:特許公報
出願番号(国際出願番号):特願2016-025223
公開番号(公開出願番号):特開2017-143231
特許番号:特許第6639260号
出願日: 2016年02月12日
公開日(公表日): 2017年08月17日
請求項(抜粋):
【請求項1】 第1半導体層と、 前記第1半導体層の表面にヘテロ接合する第2半導体層と、 前記第2半導体層の表面上にあるドレイン電極と、 前記ドレイン電極から離れた位置で前記第2半導体層の表面上にあるソース電極と、 前記ドレイン電極と前記ソース電極の間の位置で前記第2半導体層の表面上にあるp型半導体層と、 前記p型半導体層に接するゲート電極と、を備え、 前記ドレイン電極と前記ソース電極の間の前記第2半導体層の表面の一部にリセスが形成されており、 前記p型半導体層は、前記リセスの前記ソース電極側の側面に接するとともに、前記リセス内で前記ソース電極側に偏在して位置する、半導体装置。
IPC (5件):
H01L 21/338 ( 200 6.01) ,  H01L 29/778 ( 200 6.01) ,  H01L 29/812 ( 200 6.01) ,  H01L 21/337 ( 200 6.01) ,  H01L 29/808 ( 200 6.01)
FI (2件):
H01L 29/80 H ,  H01L 29/80 C
引用特許:
審査官引用 (3件)

前のページに戻る