特許
J-GLOBAL ID:202103012860622695

積層セラミック電子部品の製造方法およびそれに用いる組立て冶具

発明者:
出願人/特許権者:
代理人 (2件): 岡田 全啓 ,  扇谷 一
公報種別:特許公報
出願番号(国際出願番号):特願2016-205352
公開番号(公開出願番号):特開2018-067637
特許番号:特許第6838346号
出願日: 2016年10月19日
公開日(公表日): 2018年04月26日
請求項(抜粋):
【請求項1】 複数のセラミック層と複数の第1の内部電極層と複数の第2の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向において相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向において相対する第1の端面および第2の端面とを有する積層体と、前記積層体の第1の端面に形成されることにより、 前記第1の内部電極層に電気的に接続される第1の外部電極と、前記積層体の第2の端面に形成されることにより、前記第2の内部電極層に電気的に接続される第2の外部電極とを含む電子部品本体と、 前記第1の外部電極に電気的に接続される第1の金属端子、および前記第2の外部電極に電気的に接続される第2の金属端子とを備え、 前記第1の金属端子は、前記第1の外部電極に接合される接合部と、前記接合部から実装基板の側へと延在する延長部と、前記延長部の前記実装基板の側の端縁から屈曲して前記長さ方向に沿って延在し、前記実装基板に接合される実装部とを含み、前記第2の金属端子は、前記第2の外部電極に接合される接合部と、前記接合部から実装基板の側へと延在する延長部と、前記延長部の前記実装基板の側の端縁から屈曲して前記長さ方向に沿って延在し、前記実装基板に接合される実装部とを含む、積層セラミック電子部品の製造方法であって、 前記電子部品本体を複数個準備する工程と、 それぞれが前記第1の金属端子となる複数の第1の端子部と、前記複数の第1の端子部を前記接合部となる部分の上部において一体的に連結する第1の端子連結部とを含む第1の端子フレーム部、およびそれぞれが前記第2の金属端子となる複数の第2の端子部と、 前記複数の第2の端子部を前記接合部となる部分の上部において一体的に連結する第2の端子連結部とを含む第2の端子フレーム部を準備する工程と、 前記複数の第1の端子部それぞれの接合部となる部分の内面、および前記複数の第2の端子部それぞれの接合部となる部分の内面に接合材を塗布する工程と、 組立て冶具を用いて、前記接合材が塗布された前記複数の第1の端子部の接合部となる部分と、前記接合材が塗布された前記複数の第2の端子部の接合部となる部分との間に前記電子部品本体が位置するように、前記第1の端子フレーム部、前記第2の端子フレーム部および前記複数の電子部品本体を配置する工程と、 前記組立て冶具を用いて、前記複数の電子部品本体の前記第1の外部電極それぞれに、 前記接合材が塗布された前記第1の端子部の接合部となる部分を押さえ付け、且つ前記複数の電子部品本体の前記第2の外部電極それぞれに、前記接合材が塗布された前記第2の端子部の接合部となる部分を押さえ付けた状態で保持し、この状態を維持したままでリフローを行うことにより、前記複数の電子部品本体それぞれに前記第1の端子部および前記第2の端子部を接合する工程と、 前記複数の電子部品本体それぞれに接合された前記第1の端子部から前記第1の端子連結部を切り離し、且つ前記複数の電子部品本体それぞれに接合された前記第2の端子部から前記第2の端子連結部を切り離す工程とを備え、 前記組立て冶具は、 前記電子部品本体を載置することにより、前記第1の端子部の実装部となる部分および前記第2の端子部の実装部となる部分それぞれに、前記電子部品本体を浮いた状態とするための複数の本体浮かせ部を含むベース板と、 前記第1の端子部を前記電子部品本体の幅方向において挟み込むようにガイドするための複数の第1の端子ガイド部と、前記電子部品本体の第1の外部電極に対して前記接合材が塗布された前記第1の端子部の接合部となる部分を押さえ付けるための複数の第1の端子押さえ部とを含む第1の保持板と、 前記第2の端子部を前記電子部品本体の幅方向において挟み込むようにガイドするための複数の第2の端子ガイド部と、前記電子部品本体の第2の外部電極に対して前記接合材が塗布された前記第2の端子部の接合部となる部分を押さえ付けるための複数の第2の端子押さえ部とを含む第2の保持板と、 前記電子部品本体の幅方向において前記第1の端子押さえ部と前記第2の端子押さえ部との間に配設され、前記電子部品本体を幅方向において挟み込むようにガイドするための複数の本体ガイド部とを備える、積層セラミック電子部品の製造方法。
IPC (2件):
H01G 4/30 ( 200 6.01) ,  H01G 13/00 ( 201 3.01)
FI (4件):
H01G 4/30 517 ,  H01G 4/30 311 E ,  H01G 13/00 351 A ,  H01G 13/00 307 E
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る