特許
J-GLOBAL ID：202103017155189410

3レベルチョッパ回路

発明者：
窪内 源宜

窪内 源宜 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 宮園 博一
公報種別：特許公報
出願番号（国際出願番号）：特願2016-234928
公開番号（公開出願番号）：特開2018-093620
特許番号：特許第6819249号
出願日： 2016年12月02日
公開日（公表日）： 2018年06月14日
請求項（抜粋）：
【請求項1】 リアクトルと、 直流出力回路と、 負荷に並列に接続されているコンデンサ回路と、 前記コンデンサ回路に並列に接続されている回路であって、前記コンデンサ回路の正極に接続されているとともに前記直流出力回路の正極に接続されている第1逆阻止通電制御素子と、前記第1逆阻止通電制御素子と逆直列に接続されている第1整流素子と、前記コンデンサ回路の負極に接続されているとともに前記直流出力回路の負極に接続されている第2逆阻止通電制御素子と、前記第2逆阻止通電制御素子と逆直列に接続されている第2整流素子と、が直列に接続され、前記第1整流素子の出力端と前記第2整流素子の入力端とが前記コンデンサ回路の両端に接続されている半導体素子直列回路と、 前記第1整流素子および前記第2整流素子の短絡を検出する短絡検出部と、 前記短絡検出部により前記第1整流素子の短絡が検出された場合に、前記第2逆阻止通電制御素子のオンオフを制御し、前記短絡検出部により前記第2整流素子の短絡が検出された場合に、前記第1逆阻止通電制御素子のオンオフを制御することにより、前記コンデンサ回路から前記直流出力回路側に逆流する電流の経路を遮断する制御部と、を備える、3レベルチョッパ回路。
IPC (1件)：
H02M 3/155 ( 200 6.01)
FI (1件)：
H02M 3/155 C
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM